本发明属于射频芯片，具体涉及一种快速启动的晶体振荡电路。
背景技术：
1、现有的晶体电路，大都采用模拟自动幅度控制电路（如图1所示），在晶体开始工作时，通过自动幅度控制电路自动调节晶体电路的电流ibias，以加快晶体振荡电路的起振时间。目前的技术晶体振荡电路的起振时间，32.768khz的晶体起振时间大于1秒。8mhz的晶体电路起振时间大于1毫秒。
2、现有技术晶体的起振时间太慢，在低功耗射频系统中，芯片系统是周期性工作，因而每次芯片从睡眠状态切换到工作状态，晶体都要经过关断状态到工作状态的过程，如果晶体的起动时间太慢，系统的功耗就会增加。另外由于晶体刚开始工作时，晶体两端xo_n,xo_p的振荡幅度很小,因而图1的时钟clk_out的信号质量很差，比如信号clk_out的占空比很差，甚至clk_out会有毛刺。
技术实现思路
1、本发明的目的在于提供一种快速启动的晶体振荡电路，通过设计一些辅助振荡电路加快晶体电路的起振时间，以及另一个振荡源信号为系统工作提供临时信号源，充分复用系统从睡眠到工作的初始化时间。从而达到射频系统功耗的最优，另外通过对晶体输出信号进行计数，在晶体时钟稳定后，再输出合格的时钟，以解决上述背景技术中提出现有技术中不仅工作效率低下，而且浪费大量人力的问题。
2、为实现上述目的，本发明采用了如下技术方案：一种快速启动的晶体振荡电路，包括：晶体振荡核心电路，包括晶体连接端xo_n和xo_p；自动幅度控制电路，与所述xo_p连接，用于检测晶体振荡幅度并控制晶体电路的电流ibias；启动电路，与所述xo_p连接，用于在启动阶段产生与晶体谐振频率相近的信号以激发晶体快速起振；输出缓冲电路，与所述xo_p连接，用于将所述xo_p信号放大成方波；计数器，与所述输出缓冲电路的输出端buff_out连接，用于计数所述buff_out信号的周期数；时钟源校准逻辑电路，用于调整启动电路内部时钟源的输出频率以匹配晶体振荡频率。
3、还包括选择器，所述选择器包括第一输入端、第二输入端和控制端；所述第一输入端接收所述启动电路的输出信号boot_clk，所述第二输入端接收所述输出缓冲电路的输出信号xt_out，所述控制端接收时钟切换控制信号clk_sel。
4、还包括与门，其输入端分别与所述输出缓冲电路的输出端buff_out和延时电路连接，输出端连接至选择器的第一输入端。
5、还包括延时电路，其输入端连接所述计数器的输出端en_clk_ctl，用于对所述en_clk_ctl进行延时处理。
6、还包括d触发器，其d端和clr端均接收en_clk_ctl，ck端接收经反向器处理后的boot_clk信号，q端输出信号至所述选择器的控制端。
7、优选的，所述晶体振荡核心电路包含nmos管nm2作为放大管，nm2的栅极和漏极间跨接电阻r0，nm2的栅极还连接电容c0和c1，c1接地，c0连接nmos管nm1的漏极，nm1的源极接地，nm1的栅极受st_ctl控制；
8、还包括nmos管nm3、nm5和nm4，nm3的栅极连接xo_p，漏极连接nm5的源极，nm5的栅极受st_ctl的反向控制信号ctl_n控制，nm5的漏极连接xo_n；nm4的栅极受st_ctl控制，源极接地，漏极连接电容c3，c3的另一端连接nm4的漏极；以及
9、pmos管pm0、pm1、pm2和pm3，pm2的漏极连接xo_n作为固定偏置电流源，pm3的栅极受st_ctl控制，漏极连接xo_n。
10、优选的，所述启动电路包括：rc振荡器，用于产生匹配晶体谐振频率的目标频率时钟boot_clk；与非门nand1，其输入端连接所述boot_clk；多个串联的d触发器d1-d6，用于产生控制信号，其中d6的输出端接电源，q端输出至所述与非门nand1，当d6的时钟输入出现低到高的跳变时，所述与非门nand1输出固定的高电平；多个所述d触发器的复位清零端clr均接收clr清零信号，用于在晶体不工作时复位所述d触发器。
11、优选的，所述时钟源校准逻辑电路输出f_ctl<7:0>频率调节控制位，用于调整所述启动电路内部时钟源的输出频率以匹配晶体时钟频率。
12、优选的，所述输出缓冲电路包括输入隔直电容cb0、反相器invb1、电阻rb0和反相器invb2，其中invb1输入输出间跨接所述电阻rb0，invb2的输出接所述buff_out。
13、优选的，所述选择器在en_clk_ctl为“0”时输出所述启动电路的输出信号boot_clk，在en_clk_ctl为“1”时输出所述输出缓冲电路的输出信号xt_out。
14、本发明的技术效果和优点：本发明提出的一种快速启动的晶体振荡电路，与现有技术相比，具有以下优点：
15、本发明通过设计启动电路用和晶体谐振频率相同的时钟激发晶体电路，并通过晶体启动时自动增加晶体核心电路的电流，放大管尺寸，以及减小晶体电路启动阶段的晶体负载电容提高启动阶段晶体放大增益，降低了晶体高达70%启动时间。并通过复用启动电路的时钟源信号，用于射频芯片刚开始工作时，初始化芯片的时钟源，从而极大的减小了启动时间及功耗。
1.一种快速启动的晶体振荡电路，其特征在于，包括：
2.根据权利要求1所述的一种快速启动的晶体振荡电路，其特征在于，还包括选择器，所述选择器包括第一输入端、第二输入端和控制端；
3.根据权利要求1所述的一种快速启动的晶体振荡电路，其特征在于，还包括与门，其输入端分别与所述输出缓冲电路的输出端buff_out和延时电路连接，输出端连接至选择器的第一输入端。
4.根据权利要求1所述的一种快速启动的晶体振荡电路，其特征在于，还包括延时电路，其输入端连接所述计数器的输出端en_clk_ctl，用于对所述en_clk_ctl进行延时处理。
5.根据权利要求2所述的一种快速启动的晶体振荡电路，其特征在于，还包括d触发器，其d端和clr端均接收en_clk_ctl，ck端接收经反向器处理后的boot_clk信号，q端输出信号至所述选择器的控制端。
6.根据权利要求1所述的一种快速启动的晶体振荡电路，其特征在于，所述晶体振荡核心电路包含nmos管nm2作为放大管，nm2的栅极和漏极间跨接电阻r0，nm2的栅极还连接电容c0和c1，c1接地，c0连接nmos管nm1的漏极，nm1的源极接地，nm1的栅极受st_ctl控制；
7.根据权利要求1所述的一种快速启动的晶体振荡电路，其特征在于，所述启动电路包括：
8.根据权利要求1所述的一种快速启动的晶体振荡电路，其特征在于，所述时钟源校准逻辑电路输出f_ctl<7:0>频率调节控制位，用于调整所述启动电路内部时钟源的输出频率以匹配晶体时钟频率。
9.根据权利要求1所述的一种快速启动的晶体振荡电路，其特征在于，所述输出缓冲电路包括输入隔直电容cb0、反相器invb1、电阻rb0和反相器invb2，其中invb1输入输出间跨接所述电阻rb0，invb2的输出接所述buff_out。
10.根据权利要求5所述的一种快速启动的晶体振荡电路，其特征在于，所述选择器在en_clk_ctl为“0”时输出所述启动电路的输出信号boot_clk，在en_clk_ctl为“1”时输出所述输出缓冲电路的输出信号xt_out。
