半导体结构及其制备方法、及存储器与流程
本公开涉及半导体制造领域，具体涉及一种半导体结构及其制备方法、及存储器。
背景技术：
1、诸如静态随机存取存储器(static random-access memory，sram)、动态随机存取存储器(dynamic random access memory，dram)的半导体存储器芯片包括感测放大器(sense amplifier，sa)，感测放大器是用于从存储器芯片读取数据的读取电路的一部分，其将小差分信号放大到可识别的大差分信号，使得数据可以在存储单元的输出端被正确地解释。
2、但是，感测放大器的器件失配影响感测放大器感测到的差分信号电压的大小，如何降低感测放大器的器件失配成为目前亟需解决的问题。
技术实现思路
1、本公开的目的在于提供一种半导体结构及其制备方法、及存储器，能够降低半导体结构阈值电压的失配，且制造工艺能够与现有存储器的制造工艺兼容。
2、本公开实施例提供了一种半导体结构的制备方法，包括：提供基底，所述基底具有外围区和阵列区；同步刻蚀所述基底以在所述外围区形成第一有源区、在所述阵列区形成沿第二方向延伸的第二有源区，所述第一有源区包括至少一沿第一方向延伸的半导体鳍、与每一所述半导体鳍两端分别接触连接的第一鳍连接部及第二鳍连接部，所述半导体鳍在垂直所述第一方向上的尺寸与所述第二有源区在垂直所述第二方向上的尺寸相等；形成隔离结构，所述隔离结构包围所述第一有源区及所述第二有源区的侧面，且在所述外围区所述半导体鳍突出于所述隔离结构；在所述外围区形成第一栅极结构、第一源漏区及第二源漏区，所述第一栅极结构跨设在所述半导体鳍上，所述第一源漏区至少设置在所述第一鳍连接部，所述第二源漏区至少设置在所述第二鳍连接部。
3、在一实施例中，同步刻蚀所述基底以在所述外围区形成沿第一方向延伸的第一有源区、在所述阵列区形成沿第二方向延伸的第二有源区的步骤包括：在所述基底表面形成第一掩膜层，所述第一掩膜层在所述外围区具有第一外围图案、在所述阵列区具有第一阵列图案，所述第一外围图案包括至少一沿所述第一方向延伸的第一外围子图形、分别与所述第一外围子图形沿所述第一方向上的两端接触连接的第二外围子图形及第三外围子图形，所述第一阵列图案包括多个沿所述第二方向延伸且沿所述第二方向及第三方向阵列排布的第一阵列子图形，所述第一方向与所述第二方向同向或相交，所述第二方向与所述第三方向相交；将所述第一掩膜层的图案转移到所述基底内，形成所述第一有源区及所述第二有源区。
4、在一实施例中，在所述基底上形成第一子掩膜层，并图形化所述第一子掩膜层，以在所述外围区形成初始图形、在所述阵列区形成第二阵列图案，所述初始图形包括至少一沿所述第一方向延伸的第一初始子图形、分别与所述第一初始子图形沿所述第一方向上的两端接触连接的第二初始子图形及第三初始子图形，在第四方向上，所述第一初始子图形两侧具有间隙，所述第二阵列图案包括沿所述第二方向延伸且沿所述第三方向排布的多个第二阵列子图形，所述第四方向与所述第一方向相交；在所述第一子掩膜层上形成第二子掩膜层，并图形化所述第二子掩膜层，以在所述外围区形成第二外围图案、在所述阵列区形成第三阵列图案，所述第二外围图案包括第四外围子图形，所述第四外围子图形在所述基底上的正投影区域覆盖所述第一初始子图形及其间隙在所述基底上的正投影区域以及所述第二初始子图形及所述第三初始子图形在所述基底上的正投影区域，所述第三阵列图案包括沿所述第三方向延伸且沿所述第二方向排布的多个第三阵列子图形；将所述第二子掩膜层的图案转移到所述第一子掩膜层内，以形成所述第一掩膜层，其中，所述第一初始子图形转移形成所述第一外围子图形，所述第二初始子图形转移形成所述第二外围子图形，所述第三初始子图形转移形成所述第三外围子图形。
5、在一实施例中，图形化所述第一子掩膜层的方法包括自对准双重工艺或者自对准多重工艺。
6、在一实施例中，所述第一有源区包括多个沿第四方向间隔排布的所述半导体鳍，所述第一鳍连接部与多个所述半导体鳍的一端接触连接，所述第二鳍连接部与多个所述半导体鳍的另一端接触连接，在所述外围区形成第一栅极结构的步骤中，所述第一栅极结构跨设在所有的所述半导体鳍上。
7、在一实施例中，形成隔离结构的步骤包括：形成隔离材料，所述隔离材料填充所述第一有源区、所述第二有源区及所述第一有源区与所述第二有源区之间的间隙；去除位于所述外围区的部分所述隔离材料以形成所述隔离结构；和/或
8、至少对所述第一鳍连接部进行离子注入以形成所述第一源漏区，至少对所述第二鳍连接部进行离子注入以形成所述第二源漏区。
9、在一实施例中，至少对所述第一鳍连接部进行离子注入以形成所述第一源漏区，至少对所述第二鳍连接部进行离子注入以形成所述第二源漏区的步骤包括：在所述第一栅极结构朝向所述第一鳍连接部及所述第二鳍连接部的侧面形成绝缘侧墙；以所述第一栅极结构及所述绝缘侧墙作为遮挡，至少对所述第一鳍连接部及所述第二鳍连接部进行离子注入，以形成所述第一源漏区及所述第二源漏区。
10、在一实施例中，还包括如下步骤：形成保护层，所述保护层覆盖所述半导体鳍未被所述第一栅极结构覆盖的侧壁；形成第一导电结构及第二导电结构，所述第一导电结构与所述第一源漏区接触连接，所述第二导电结构与所述第二源漏区接触连接。
11、本公开实施例还提供一种半导体结构，其包括：基底，具有外围区和阵列区，所述基底包括位于所述外围区的沿第一方向延伸的第一有源区和位于所述阵列区的沿第二方向延伸的第二有源区，所述第一有源区包括至少一沿所述第一方向延伸的半导体鳍、与每一所述半导体鳍第一端接触连接的第一鳍连接部及与每一所述半导体鳍第二端接触连接的第二鳍连接部，所述半导体鳍在垂直所述第一方向上的尺寸与所述第二有源区在垂直所述第二方向上的尺寸相等；隔离结构，包围所述第一有源区及所述第二有源区的侧面，且在所述外围区所述半导体鳍突出于所述隔离结构；第一栅极结构，跨设在所述半导体鳍上；第一源漏区及第二源漏区，所述第一源漏区至少设置在所述第一鳍连接部，所述第二源漏区至少设置在所述第二鳍连接部。
12、在一实施例中，所述第一有源区包括多个所述半导体鳍，多个所述半导体鳍沿第四方向间隔排布，所述第一鳍连接部与所有的所述半导体鳍的第一端接触连接，所述第二鳍连接部与所有的所述半导体鳍的第二端接触连接，所述第一栅极结构跨设在所有的所述半导体鳍上。
13、在一实施例中，在沿所述第一方向上，所述第一栅极结构的尺寸小于所述半导体鳍的尺寸。
14、在一实施例中，还包括绝缘侧墙，所述绝缘侧墙，所述绝缘侧墙设置在所述第一栅极结构朝向所述第一鳍连接部及所述第二鳍连接部的侧面。
15、在一实施例中，还包括保护层，所述保护层覆盖所述半导体鳍未被所述第一栅极结构覆盖的侧壁。
16、在一实施例中，还包括：第一导电结构，与所述第一源漏区接触连接；第二导电结构，与所述第二源漏区接触连接。
17、在一实施例中，所述第一有源区顶面与所述隔离结构顶面的高度差为20～50nm。
18、在一实施例中，所述半导体鳍在垂直所述第一方向上的尺寸为10～20nm。
19、在一实施例中，所述第一有源区包括多个所述半导体鳍，所述半导体鳍的数量为10～20。
20、在一实施例中，在所述外围区，包括至少两个上拉晶体管及至少两个下拉晶体管，所述上拉晶体管与所述下拉晶体管均包括一所述第一有源区，其中，所有所述上拉晶体管的所述半导体鳍的数量相同，所有所述下拉晶体管的所述半导体鳍的数量相同。
21、本公开实施例还提供一种存储器，所述存储器包括上述的半导体结构。
22、本公开实施例提供的半导体结构及其制备方法、及存储器在外围区形成第一有源区，所述第一有源区具有半导体鳍，所述第一栅极结构跨设在所述半导体鳍上形成鳍式晶体管，进而可利用鳍式晶体管来降低外围区半导体结构(例如感测放大器)阈值电压失配，并且，外围区的所述第一有源区能够与阵列区的所述第二有源区在同一步骤中形成，实现了外围区的鳍式晶体管与阵列区晶体管的制造工艺的兼容，可降低制造成本，有利于半导体结构的应用推广。
技术特征：
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，同步刻蚀所述基底以在所述外围区形成沿第一方向延伸的第一有源区、在所述阵列区形成沿第二方向延伸的第二有源区的步骤包括：
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，在所述基底上形成第一掩膜层的步骤包括：
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，图形化所述第一子掩膜层的方法包括自对准双重工艺或者自对准多重工艺。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一有源区包括多个沿第四方向间隔排布的所述半导体鳍，所述第一鳍连接部与多个所述半导体鳍的一端接触连接，所述第二鳍连接部与多个所述半导体鳍的另一端接触连接，在所述外围区形成第一栅极结构的步骤中，所述第一栅极结构跨设在所有的所述半导体鳍上。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成隔离结构的步骤包括：形成隔离材料，所述隔离材料填充所述第一有源区、所述第二有源区及所述第一有源区与所述第二有源区之间的间隙；
7.一种半导体结构，其特征在于，包括：
8.根据权利要求7所述的半导体结构，其特征在于，所述第一有源区包括多个所述半导体鳍，多个所述半导体鳍沿第四方向间隔排布，所述第一鳍连接部与所有的所述半导体鳍的第一端接触连接，所述第二鳍连接部与所有的所述半导体鳍的第二端接触连接，所述第一栅极结构跨设在所有的所述半导体鳍上；和/或
9.根据权利要求7或8所述的半导体结构，其特征在于，在所述外围区，包括至少两个上拉晶体管及至少两个下拉晶体管，所述上拉晶体管与所述下拉晶体管均包括一所述第一有源区，其中，所有所述上拉晶体管的所述半导体鳍的数量相同，所有所述下拉晶体管的所述半导体鳍的数量相同。
10.一种存储器，包括权利要求7～9任意一项所述的半导体结构。
技术总结
公开一种半导体结构及其制备方法、存储器。方法包括：提供具有外围区和阵列区的基底；同步刻蚀基底以在外围区形成第一有源区、在阵列区形成沿第二方向延伸的第二有源区，第一有源区包括沿第一方向延伸的半导体鳍、与每一半导体鳍两端分别接触连接的第一鳍连接部及第二鳍连接部，半导体鳍在垂直第一方向上的尺寸与第二有源区在垂直第二方向上的尺寸相等；形成包围第一有源区及第二有源区的侧面的隔离结构，外围区的半导体鳍突出于隔离结构；在外围区形成第一栅极结构、第一源漏区及第二源漏区，第一栅极结构跨设在半导体鳍上，第一源漏区至少设置在第一鳍连接部，第二源漏区至少设置在第二鳍连接部。
技术研发人员：韩清华
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/9/23