电子封装件及其制法的制作方法

本发明涉及一种半导体封装技术，尤其涉及一种具嵌埋元件的电子封装件及其制法。

背景技术：

1、目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(chip scalepackage，简称csp)、芯片直接贴附封装(direct chip attached，简称dca)、双侧(doubleside)封装或多芯片模块封装(multi-chip module，简称mcm)等型态的封装方式。

2、图1为现有半导体封装件1的剖视图。如图1所示，该半导体封装件1为双侧封装型态，以形成对称式，其包括一封装基板10及配置于该封装基板10相对两侧上的多个半导体芯片12，其中，该封装基板10具有相对的第一表面10a及第二表面10b，且于该封装基板10的第一表面10a及第二表面10b上分别形成线路结构11，以令多个半导体芯片12设于该线路结构11上并电性连接该线路结构11。

3、现有半导体封装件1借由将多个半导体芯片12分配于该封装基板10的第一表面10a及第二表面10b上，以符合多功能的需求。

4、然而，现有半导体封装件1中，将多个半导体芯片12设于该封装基板10的表面上，使该半导体封装件1的厚度h难以缩减，因而无法达到薄化的需求。

5、因此，如何克服上述现有制法的问题，实已成目前亟欲解决的课题。

技术实现思路

1、鉴于上述现有技术的种种缺陷，本发明的目的在于提供一种电子封装件及其制法，可至少部分地解决现有技术的问题。

2、本发明的电子封装件，包括：基板结构，具有相对的第一表面与第二表面及连通该第一表面与第二表面的导电通孔，其中，该基板结构的第一表面上具有凹部；电子模块，嵌埋于该凹部中，且该电子模块包含一可挠式基板及多个设于该可挠式基板相对两侧上的电子元件；第一包覆层，形成于该基板结构的第一表面上与该凹部中以包覆该电子模块；以及第一线路结构，设于该第一包覆层上且电性连接该多个电子元件的至少一个与该导电通孔。

3、本发明亦提供一种电子封装件的制法，包括：提供一基板结构与至少一电子模块，该基板结构具有相对的第一表面与第二表面及连通该第一表面与第二表面的导电通孔，且该电子模块包含一可挠式基板及多个设于该可挠式基板相对两侧上的电子元件，其中，该基板结构的第一表面上具有凹部；将该电子模块嵌埋于该凹部中；形成第一包覆层于该基板结构的第一表面上与该凹部中，以令该第一包覆层包覆该电子模块；以及形成第一线路结构于该第一包覆层上，以令该第一线路结构电性连接该多个电子元件的至少一个与该导电通孔。

4、前述的电子封装件及其制法中，该可挠式基板为软性电路板，其于弯折后而形成交错式叠层板结构，以将该交错式叠层板结构嵌埋于该凹部中。例如，该交错式叠层板结构定义有交错叠层的第一板部与第二板部，使该第一板部上的电子元件视为第一电子元件，而该第二板部上的电子元件视为第二电子元件。

5、前述的电子封装件及其制法中，还包括：形成第二包覆层于该基板结构的第二表面上；以及形成第二线路结构于该第二包覆层上，以令该第二线路结构电性连接该多个电子元件的另一个与该导电通孔。例如，该第二包覆层包覆与该基板结构的第二表面同侧的该多个电子元件的另一个。

6、由上可知，本发明的电子封装件及其制法，主要借由将该电子模块嵌埋于该基板结构中，故相较于现有技术，本发明的电子封装件的厚度较薄，因而可达到薄化的需求。

技术特征：

1.一种电子封装件，包括：

2.如权利要求1所述的电子封装件，其中，该可挠式基板为软性电路板，其于弯折后而形成交错式叠层板结构，以令该交错式叠层板结构嵌埋于该凹部中。

3.如权利要求2所述的电子封装件，其中，该交错式叠层板结构定义有交错叠层的第一板部与第二板部，使该第一板部上的电子元件视为第一电子元件，而该第二板部上的电子元件视为第二电子元件。

4.如权利要求1所述的电子封装件，其中，该电子封装件还包括：

5.如权利要求4所述的电子封装件，其中，该第二包覆层包覆与该基板结构的第二表面同侧的该多个电子元件的另一个。

6.一种电子封装件的制法，包括：

7.如权利要求6所述的电子封装件的制法，其中，该可挠式基板为软性电路板，其于弯折后而形成交错式叠层板结构，以将该交错式叠层板结构嵌埋于该凹部中。

8.如权利要求7所述的电子封装件的制法，其中，该交错式叠层板结构定义有交错叠层的第一板部与第二板部，使该第一板部上的电子元件视为第一电子元件，而该第二板部上的电子元件视为第二电子元件。

9.如权利要求6所述的电子封装件的制法，其中，该制法还包括：

10.如权利要求9所述的电子封装件的制法，其中，该第二包覆层包覆与该基板结构的第二表面同侧的该多个电子元件的另一个。

技术总结
本发明提出一种电子封装件及其制法。电子封装件包括于基板结构中嵌埋电子模块，以利于薄化该电子封装件，其中，该电子模块包含一可挠式基板及多个设于该可挠式基板相对两侧上的电子元件。

技术研发人员：陈盈儒,陈敏尧,阙君桦,张垂弘
受保护的技术使用者：芯爱科技（南京）有限公司
技术研发日：
技术公布日：2024/9/23