具有C形沟道的竖直晶体管阵列及其制造方法和操作方法

本公开涉及半导体技术的领域，具体地，本公开涉及新型的具有c形沟道的竖直晶体管阵列及其制造方法和操作方法。

背景技术：

1、由使用原子层沉积(ald)工艺制造的氧化物半导体形成的薄膜晶体管因其沟道的低沉积温度而受到了广泛关注，使它们适用于基于后段工艺(beol)的存储和计算应用。然而，这些晶体管的三维(3d)集成主要依赖于顺序逐层制造的方法，这种方法不仅导致了更高的光刻成本，而且在后续的工艺步骤中，先前形成的晶体管层的性能通常会下降。

2、在本背景技术部分中公开的以上信息仅用于理解本发明构思的背景，并且因此可能包含不构成现有技术的信息。

技术实现思路

1、为了解决现有技术中存在的以上问题，本公开提出了一种新型的具有c形沟道的竖直晶体管阵列及其制造方法和操作方法。

2、根据本公开的一个方面，提供了一种具有c形沟道的竖直晶体管阵列，其中，每个竖直晶体管包括：在衬底上方在竖直方向上依次设置的源极、第一栅极和漏极，源极、第一栅极和漏极均具有中心设置有孔的板形状，源极和漏极的孔的面积小于第一栅极的孔的面积；在第一栅极的孔的内壁上形成的第一栅介质，第一栅介质在竖直方向上具有开口向内的c形剖面；在竖直方向上沿源极的孔的内壁、第一栅介质的开口和漏极的孔的内壁延伸的半导体材料层；在竖直方向上沿半导体材料层的内壁延伸的第二栅介质；以及在竖直方向上沿第二栅介质的内壁延伸的第二栅极，其中，半导体材料层的与第一栅介质和第二栅介质交叠的部分形成c形沟道，其中，同一列的竖直晶体管在竖直方向上串联连接并且同一列的竖直晶体管的第二栅极连接在一起，以及其中，同一行的竖直晶体管的源极连接在一起，并且同一行的竖直晶体管的漏极连接在一起。

3、根据本公开的另一方面，提供了一种用于制造具有c形沟道的竖直晶体管阵列的方法，包括：在衬底上方形成底部隔离层；在底部隔离层上方堆叠多个叠层，每个叠层包括在竖直方向上依次堆叠的源漏层、层间隔离层、第一栅极层和层间隔离层；在竖直方向上形成穿过多个叠层并延伸到底部隔离层的孔；通过所述孔在多个叠层中的每个叠层中的第一栅极层中形成向外侧扩展的空腔；沿空腔的内壁形成第一栅介质层；沿孔和空腔中的第一栅介质层的内表面形成半导体材料层；沿半导体材料层的外表面形成第二栅介质层；以及沿第二栅介质层的外表面形成第二栅极层，其中，半导体材料层的与第一栅介质层和第二栅介质层交叠的部分形成c形沟道。

4、根据本公开的另一方面，提供了一种用于操作上述竖直晶体管阵列的方法，包括：通过将一行的竖直晶体管的第一栅极偏置在关态电平来实现与其相邻的两行的竖直晶体管的隔离。

5、根据本公开的具有c形沟道的竖直晶体管阵列及其制造方法和操作方法，可以在竖直方向上形成c形沟道，该沟道可以在晶体管中实现独立的源极和漏极接触。这种设计不仅可以降低光刻成本，而且可以避免后续的工艺步骤对先前形成的晶体管层性能的影响。因此，根据本公开的具有c形沟道的竖直晶体管具有更高的性能和更低的成本，为ald氧化物半导体的薄膜晶体管的3d集成提供了一种新的可能性。

6、此外，根据本公开的具有c形沟道的竖直晶体管的操作可以通过两个栅极进行控制，从而可以获得更好的开关性能，例如更高的开关速度和更低的漏电流等。

7、然而，本公开的效果不限于上述效果，并且可以在不脱离本公开的精神和范围的情况下进行各种扩展。应当理解，前面的一般描述和下面的详细描述都是示例性和解释性的，并且旨在提供对要求保护的本公开的进一步说明。

技术特征：

1.一种具有c形沟道的竖直晶体管阵列，其中，每个竖直晶体管包括：

2.根据权利要求1所述的竖直晶体管阵列，其中，

3.根据权利要求1所述的竖直晶体管阵列，其中，

4.根据权利要求1所述的竖直晶体管阵列，其中，每个竖直晶体管还包括：

5.根据权利要求1所述的竖直晶体管阵列，其中，

6.一种用于制造具有c形沟道的竖直晶体管阵列的方法，包括：

7.根据权利要求6所述的方法，其中，

8.根据权利要求7所述的方法，其中，

9.根据权利要求6所述的方法，还包括：

10.根据权利要求6所述的方法，其中，

11.一种用于操作根据权利要求1至5中任一项所述的竖直晶体管阵列的方法，包括：

技术总结
本公开提供了具有C形沟道的竖直晶体管阵列及其制造和操作方法。在该阵列中，每个竖直晶体管包括：在衬底上方在竖直方向上依次设置的源极、第一栅极和漏极，其均具有中心设置有孔的板形状，源极和漏极的孔的面积小于第一栅极的孔的面积；在第一栅极的孔的内壁上形成的第一栅介质，其在竖直方向上具有开口向内的C形剖面；在竖直方向上沿源极的孔的内壁、第一栅介质的开口和漏极的孔的内壁延伸的半导体材料层；在竖直方向上沿半导体材料层的内壁延伸的第二栅介质；以及在竖直方向上沿第二栅介质的内壁延伸的第二栅极，同一列的竖直晶体管在竖直方向上串联连接并且其第二栅极连接在一起，并且同一行的竖直晶体管的源极和漏极分别连接在一起。

技术研发人员：潘立阳,刘子易,张跃钢,唐建石
受保护的技术使用者：清华大学
技术研发日：
技术公布日：2024/9/23