非易失性存储器及电子设备的制作方法

本公开涉及存储器，具体而言，涉及一种非易失性存储器及电子设备。

背景技术：

1、随着存储技术的快速发展，对非易失性存储器的可靠性要求越来越高。

2、相关技术中，可以通过crc算法对单晶片的非易失性存储器的io端口上传输的信息进行校验，但是，由于crc算法是顺序进行的，无法针对包括多个晶片的非易失性存储器的io端口上传输的信息进行校验。

3、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、本公开提供一种非易失性存储器及电子设备，可以实现对包括多个晶片的非易失性存储器的io端口上传输的信息进行校验，从而提高非易失性存储器的io端口上传输的信息的正确性。

2、本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

3、本公开实施例提供一种非易失性存储器，包括：n个晶片，n为大于1的整数；在所述非易失性存储器的io端口上传输信息时，每个晶片获取所述io端口上传输的信息，并根据所述io端口上传输的信息计算并存储第一crc码，以用于校验所述io端口上传输的信息。

4、在本公开一些示例性实施例中，所述信息包括指令和地址；在所述io端口上传输的信息涉及所述n个晶片中的第一晶片内部存储的第一数据时，所述第一晶片根据所述地址获取所述第一数据，将所述第一数据通过所述io端口输出，并根据所述第一数据和所述第一crc码计算并存储第二crc码，以用于校验所述io端口上传输的信息。

5、在本公开一些示例性实施例中，所述非易失性存储器接收外部设备发送的crc码读取指令和待操作晶片的晶片地址；所述待操作晶片获取所述crc码读取指令，并向所述外部设备返回所述待操作晶片存储的crc码，以使所述外部设备根据所述待操作晶片存储的crc码对所述io端口上传输的信息进行校验。

6、在本公开一些示例性实施例中，所述非易失性存储器接收外部设备发送的crc码读取指令和待操作晶片的晶片地址；所述待操作晶片获取所述crc码读取指令，并向所述外部设备返回所述待操作晶片存储的crc码；所述n个晶片中除所述待操作晶片以外的至少一个其他晶片获取所述crc码读取指令，并向所述外部设备返回所述至少一个其他晶片存储的crc码，以使所述外部设备对所述io端口上传输的信息进行校验。

7、在本公开一些示例性实施例中，所述n个晶片中除所述第一晶片以外的其他晶片获取所述io端口上输出的所述第一数据，并根据所述第一数据和所述第一crc码计算并存储所述第二crc码，以用于校验所述io端口上传输的信息。

8、在本公开一些示例性实施例中，所述n个晶片中任一晶片获取外部设备发送的crc码读取指令，并向所述外部设备返回所述第二crc码，以使所述外部设备根据所述第二crc码对所述io端口上传输的信息进行校验。

9、在本公开一些示例性实施例中，在所述io端口上传输的信息还涉及所述n个晶片中的第二晶片内部存储的第二数据时，所述第二晶片根据所述地址获取所述第二数据，将所述第二数据通过所述io端口输出，并根据所述第二数据和所述第二crc码计算并存储第三crc码，以用于校验所述io端口上传输的信息。

10、在本公开一些示例性实施例中，所述n个晶片中除所述第二晶片以外的其他晶片获取所述io端口上输出的所述第二数据，并根据所述第二数据和所述第二crc码计算并存储所述第三crc码，以用于校验所述io端口上传输的信息。

11、在本公开一些示例性实施例中，所述n个晶片中任一晶片获取外部设备发送的crc码读取指令，并向所述外部设备返回所述第三crc码，以使所述外部设备根据所述第三crc码对所述io端口上传输的信息进行校验。

12、在本公开一些示例性实施例中，所述第一晶片将所述第一数据通过所述io端口输出时，所述n个晶片中除所述第一晶片以外的其他晶片处于空闲状态；所述第二晶片将所述第二数据通过所述io端口输出时，所述n个晶片中除所述第二晶片以外的其他晶片处于空闲状态。

13、在本公开一些示例性实施例中，若所述io端口上传输的信息校验未通过，则重新传输信息。

14、在本公开一些示例性实施例中，所述非易失性存储器的非io端口用于传输状态信号，所述状态信号为第一电平时表示至少一个晶片进行crc计算，所述状态信号为第二电平时表示所述n个晶片停止crc计算。

15、在本公开一些示例性实施例中，所述非易失性存储器的非io端口用于传输控制信号，所述控制信号为第一电平时控制至少一个晶片进行crc计算，所述控制信号为第二电平时控制所述n个晶片停止crc计算。

16、本公开实施例提供一种电子设备，包括上述任一种所述的非易失性存储器。

17、本公开实施例提供的非易失性存储器包括n个晶片，在非易失性存储器的io端口上传输信息时，每个晶片获取io端口上传输的信息，并根据io端口上传输的信息计算并存储第一crc码，该第一crc码可以实现对包括多个晶片的非易失性存储器的io端口上传输的信息进行校验，从而提高非易失性存储器的io端口上传输的信息的正确性。

18、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

技术特征：

1.一种非易失性存储器，其特征在于，包括：n个晶片，n为大于1的整数；

2.根据权利要求1所述的非易失性存储器，其特征在于，所述信息包括指令和地址；

3.根据权利要求2所述的非易失性存储器，其特征在于，所述非易失性存储器接收外部设备发送的crc码读取指令和待操作晶片的晶片地址；

4.根据权利要求1或2所述的非易失性存储器，其特征在于，所述非易失性存储器接收外部设备发送的crc码读取指令和待操作晶片的晶片地址；

5.根据权利要求2所述的非易失性存储器，其特征在于，所述n个晶片中除所述第一晶片以外的其他晶片获取所述io端口上输出的所述第一数据，并根据所述第一数据和所述第一crc码计算并存储所述第二crc码，以用于校验所述io端口上传输的信息。

6.根据权利要求5所述的非易失性存储器，其特征在于，所述n个晶片中任一晶片获取外部设备发送的crc码读取指令，并向所述外部设备返回所述第二crc码，以使所述外部设备根据所述第二crc码对所述io端口上传输的信息进行校验。

7.根据权利要求5所述的非易失性存储器，其特征在于，在所述io端口上传输的信息还涉及所述n个晶片中的第二晶片内部存储的第二数据时，所述第二晶片根据所述地址获取所述第二数据，将所述第二数据通过所述io端口输出，并根据所述第二数据和所述第二crc码计算并存储第三crc码，以用于校验所述io端口上传输的信息。

8.根据权利要求7所述的非易失性存储器，其特征在于，所述n个晶片中除所述第二晶片以外的其他晶片获取所述io端口上输出的所述第二数据，并根据所述第二数据和所述第二crc码计算并存储所述第三crc码，以用于校验所述io端口上传输的信息。

9.根据权利要求8所述的非易失性存储器，其特征在于，所述n个晶片中任一晶片获取外部设备发送的crc码读取指令，并向所述外部设备返回所述第三crc码，以使所述外部设备根据所述第三crc码对所述io端口上传输的信息进行校验。

10.根据权利要求7所述的非易失性存储器，其特征在于，所述第一晶片将所述第一数据通过所述io端口输出时，所述n个晶片中除所述第一晶片以外的其他晶片处于空闲状态；

11.根据权利要求1-10任一项所述的非易失性存储器，其特征在于，若所述io端口上传输的信息校验未通过，则重新传输信息。

12.根据权利要求1-10任一项所述的非易失性存储器，其特征在于，所述非易失性存储器的非io端口用于传输状态信号，所述状态信号为第一电平时表示至少一个晶片进行crc计算，所述状态信号为第二电平时表示所述n个晶片停止crc计算。

13.根据权利要求1-10任一项所述的非易失性存储器，其特征在于，所述非易失性存储器的非io端口用于传输控制信号，所述控制信号为第一电平时控制至少一个晶片进行crc计算，所述控制信号为第二电平时控制所述n个晶片停止crc计算。

14.一种电子设备，其特征在于，包括如权利要求1至13中任一项所述的非易失性存储器。

技术总结
本公开提供一种非易失性存储器及电子设备。该非易失性存储器包括n个晶片，n为大于1的整数；在所述非易失性存储器的IO端口上传输信息时，每个晶片获取所述IO端口上传输的信息，并根据所述IO端口上传输的信息计算并存储第一CRC码，以用于校验所述IO端口上传输的信息。

技术研发人员：李建新,陈立刚
受保护的技术使用者：兆易创新科技集团股份有限公司
技术研发日：
技术公布日：2024/9/23