地址修补电路以及存储器的制作方法

本公开实施例涉及半导体，涉及但不限于一种地址修补电路以及存储器。

背景技术：

1、通常情况下，存储器生产出来后会对存储器中的存储阵列进行性能测试，当发现存储阵列中的某一列(行)的存储单元存在失效时，可以将失效的存储单元的列(行)地址记录在熔丝/反熔丝阵列中，即熔丝/反熔丝阵列作用是记录存储阵列中的失效单元的失效地址。

2、当外部发来访问地址时，可以将失效地址与外部访问地址进行比较，若比较结果为外部访问地址与待修复的存储单元的地址相同，解码器可以输出待修复的存储单元的地址所对应的备用地址，以实现对该待修复的存储单元的替换修补的作用，保证该存储器能够正常的工作。若比较结果为外部访问地址与待修复的存储单元的地址不相同，则可以直接使用外部访问地址对该存储器进行各种操作。

3、图1a可以看出，地址修补电路100中解码器200、寄存器组320以及比较器400之间的排布并不紧密，造成了部分空间的浪费，而随着集成电路朝着小型化方向发展，如何把版图空间的利用率提高，是亟需解决的问题。

技术实现思路

1、有鉴于此，本公开实施例提供一种地址修补电路结构以及存储器。

2、第一方面，本公开实施例提供一种地址修补电路，所述地址修补电路包括：寄存器组，包括多个沿第一方向并列排布的多个寄存器；所述第一方向为所述寄存器的短边方向；所述寄存器的长边方向为第二方向；其中，所述第一方向与所述第二方向垂直；

3、解码器，排布于所述寄存器组沿所述第一方向的一侧，且所述解码器的长边方向为所述第二方向，所述解码器的短边方向为所述第一方向。

4、在一些实施例中，所述地址修补电路包括：

5、比较器，排布于所述寄存器组沿所述第二方向的一侧，且位于所述解码器沿所述第一方向的一侧；所述比较器的长边方向为所述第一方向，所述比较器的短边方向为所述第二方向。

6、在一些实施例中，所述寄存器包括：

7、第一单元阵列，包括呈阵列排布的多个反熔丝单元；

8、初始化单元，与所述第一单元阵列沿所述第二方向并列排布；所述初始化单元的第一边缘与所述第一单元阵列的第一边缘位于所述第二方向上的同一直线。

9、在一些实施例中，所述寄存器还包括：

10、第二单元阵列，包括至少一个反熔丝单元，位于所述初始化单元沿所述第一方向的一侧，且位于所述第一单元阵列沿所述第二方向的一侧。

11、在一些实施例中，在所述第二方向上位于同一直线的所述反熔丝单元连接同一输入输出信号线；

12、所述输入输出信号线沿所述第二方向延伸，并连接至所述初始化单元。

13、在一些实施例中，所述输入输出信号线位于第一金属层中，且所述第一金属层位于基底上且紧邻基底。

14、在一些实施例中，所述反熔丝单元包括：

15、锁存器，用于锁存存储阵列中待修复的存储单元的地址；

16、控制晶体管，连接所述锁存器，在所述控制晶体管导通的状态下，所述锁存器用于接收所述待修复的存储单元的地址。

17、在一些实施例中，所述反熔丝单元包括：

18、第一p型晶体管和第二p型晶体管；其中，所述第一p型晶体管与所述第二p型晶体管沿所述第一方向并列排布，且位于沿所述第一方向延伸的第一有源区中；

19、第一n型晶体管、第二n型晶体管和第三n型晶体管；其中，

20、所述第一n型晶体管与第二n型晶体管沿第一方向并列排布，且位于沿所述第一方向延伸的第二有源区中；

21、所述第三n型晶体管与所述控制晶体管沿第一方向并列排布，且位于沿所述第一方向延伸的第三有源区中；

22、所述第一p型晶体管、所述第一n型晶体管以及所述控制晶体管位于沿所述第二方向的同一直线；所述第二p型晶体管、所述第二n型晶体管以及所述第三n型晶体管位于沿所述第二方向的同一直线。

23、在一些实施例中，所述地址修补电路还包括：

24、沿所述第一方向延伸的多条第一连接线；所述第一连接线连接所述寄存器；

25、沿所述第二方向延伸的多条第二连接线；所述第二连接线的数量与所述第一连接线的数量相同，且每条所述第二连接线连接一条所述第一连接线；

26、所述第二连接线用于接收外部访问地址，并通过所述第一连接线输入至所述寄存器中。

27、在一些实施例中，所述第一连接线位于第二金属层，所述第二连接线位于第三金属层。

28、在一些实施例中，所述第三金属层位于所述第二金属层上且所述第三金属层与所述第二金属层相邻。

29、在一些实施例中，所述第二金属层位于所述第一金属层上且所述第二金属层与所述第一金属层相邻。

30、在一些实施例中，所述地址修补电路还包括：

31、沿所述第一方向延伸的多条第三连接线；

32、沿所述第二方向延伸的多条第四连接线；其中，所述第四连接线的数量与所述第三连接线的数量相同，且每条所述第四连接线连接一条所述第三连接线；

33、所述第四连接线用于接收外部访问地址，并通过所述第三连接线将所述外部访问地址传输至所述寄存器中。

34、在一些实施例中，所述第三连接线位于第四金属层，所述第四连接线位于第五金属层。

35、在一些实施例中，第五金属层位于所述第四金属层上且所述第五金属层与所述第四金属层相邻。

36、第二方面，本公开实施例提供一种存储器，包括如上述实施例任一所述的地址修补电路。

37、本公开实施例中，将地址修补电路中的寄存器的长边方向按照解码器的长边方向设置。由于寄存器的短边长度远远小于其长边长度，将寄存器的长边方向按照解码器的长边方向设置可以使得寄存器组与解码器之间具有更为紧密的排布关系，所浪费的版图面积也更少。

技术特征：

1.一种地址修补电路，其特征在于，所述地址修补电路包括：

2.根据权利要求1所述的地址修补电路，其特征在于，所述地址修补电路包括：

3.根据权利要求2所述的地址修补电路，其特征在于，寄存器包括：

4.根据权利要求3所述的地址修补电路，其特征在于，所述寄存器还包括：

5.根据权利要求3所述的地址修补电路，其特征在于，在所述第二方向上位于同一直线的所述反熔丝单元连接同一输入输出信号线；

6.根据权利要求5所述的地址修补电路，其特征在于，所述输入输出信号线位于第一金属层中，且所述第一金属层位于基底上且紧邻基底。

7.根据权利要求3所述的地址修补电路，其特征在于，所述反熔丝单元包括：

8.根据权利要求7所述的地址修补电路，其特征在于，所述反熔丝单元包括：

9.根据权利要求6所述的地址修补电路，其特征在于，所述地址修补电路还包括：

10.根据权利要求9所述的地址修补电路，其特征在于，所述第一连接线位于第二金属层，所述第二连接线位于第三金属层。

11.根据权利要求10所述的地址修补电路，其特征在于，所述第三金属层位于所述第二金属层上且所述第三金属层与所述第二金属层相邻；所述第二金属层位于所述第一金属层上且所述第二金属层与所述第一金属层相邻。

12.根据权利要求1或9所述的地址修补电路，其特征在于，所述地址修补电路还包括：

13.根据权利要求12所述的地址修补电路，其特征在于，所述第三连接线位于第四金属层，所述第四连接线位于第五金属层；第五金属层位于所述第四金属层上且所述第五金属层与所述第四金属层相邻。

14.一种存储器，包括如权利要求1至13任一所述的地址修补电路。

技术总结
本公开实施例公开了一种地址修补电路以及存储器。所述地址修补电路包括：寄存器组，包括多个沿第一方向并列排布的多个寄存器；所述第一方向为所述寄存器的短边方向；所述寄存器的长边方向为第二方向；其中，所述第一方向与所述第二方向垂直；解码器，排布于所述寄存器组沿所述第一方向的一侧，且所述解码器的长边方向为所述第二方向，所述解码器的短边方向为所述第一方向。

技术研发人员：孙会娟,李智勋
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/9/23