半导体器件及其制造方法与流程

本公开涉及半导体器件和制造半导体器件的方法。

背景技术：

1、公开了下面列出的技术。

2、[专利文献1]日本未审查专利申请公开第2018-190751号

3、专利文献1公开了一种使用逻辑内置自测试(bist)电路和存储器bist电路测试半导体器件的方法。逻辑bist电路在扫描链上实行扫描测试。此外，jp 2018-190751 a公开了一种配置，其中jtag接口电路被设置在半导体器件中，并且逻辑bist电路和存储器bist电路被从设置在半导体器件外部的测试设备经由jtag接口电路控制。

技术实现思路

1、作为由例如微控制器、片上系统(soc)等表示的半导体器件的测试方法，将半导体器件转变到测试模式以便使用逻辑bist电路、存储器bist电路、扫描链等实行测试的方法是已知的。当使用这类方法时，可以用少量的外部端子实行测试，因此，有可能用有限的资源，具体而言，包括在外部检查设备中的通道，增加可同时测量的半导体器件的数目，即同时测量的数目。在说明书中，使用此类少量外部端子的测试被称为少量端子测试。

2、另一方面，实际上，存在小数目端子测试无法实现的测试项目。因此，除了小数目端子测试之外，还需要在所有外部端子均连接到外部检查设备的状态下进行测试。在说明书中，此类使用所有外部端子的测试被称为全端子测试。然而，在全端子测试中，由于外部检查设备的资源限制，不能容易地增加同时测量的数目。结果，测试成本无法轻易降低。

3、考虑到此类情况，已经做出了稍后将描述的实施例，并且根据本说明书和附图的描述，其他问题和新颖特征将变得显而易见。

4、根据实施例的半导体器件包括端子电路、核芯单元、开关电路和开关控制电路。端子电路包括第一外部端子和第二外部端子。核芯单元包括与第一外部端子对应设置的第一内部电路和与第二外部端子对应设置的第二内部电路，并且执行信号处理。开关电路被插入在端子电路与核芯单元之间的布线路径上。开关控制电路控制开关电路。在此，开关电路在其中外部检查设备被连接到第一外部端子的状态下，将外部检查设备连接到第一内部电路、第二内部电路或者第一内部电路和第二内部电路两者。开关控制电路基于来自外部的测试设置信号而选择外部检查设备在开关电路中的连接目的地。

5、通过使用一个实施例的半导体器件可降低测试成本。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，

3.根据权利要求1所述的半导体器件，

4.根据权利要求1所述的半导体器件，

5.根据权利要求4所述的半导体器件，

6.根据权利要求4所述的半导体器件，还包括：

7.根据权利要求4所述的半导体器件，还包括：

8.根据权利要求1所述的半导体器件，还包括：

9.根据权利要求1所述的半导体器件，

10.一种制造半导体器件的方法，包括：

11.根据权利要求10所述的制造半导体器件的方法，

12.根据权利要求10所述的制造半导体器件的方法，

13.根据权利要求10所述的制造半导体器件的方法，

14.根据权利要求10所述的制造半导体器件的方法，

15.根据权利要求14所述的制造半导体器件的方法，

技术总结
本公开的各实施例涉及半导体器件及其制造方法。一种开关电路在外部检查设备被连接到外部端子的状态下将外部检查设备连接到第一内部电路、第二内部电路或者第一内部电路和第二内部电路两者。开关控制电路基于来自外部的测试设置信号而选择外部检查设备在开关电路中的连接目的地。

技术研发人员：松本康平,岩井晴子,福岛雅弘
受保护的技术使用者：瑞萨电子株式会社
技术研发日：
技术公布日：2024/9/23