基于深度学习的时变负载下关键路径老化时序预测方法
本发明属于集成电路受nbti老化的关键路径老化时序预测领域，尤其设计一种基于深度学习的时变负载下关键路径老化时序预测方法。
背景技术：
1、随着集成电路工艺节点不断减小，晶体管受老化效应的影响日渐加剧，其中负偏压温度不稳定性(negative bias temperature instability，nbti)的影响已不容忽视，在时序分析阶段必须考虑老化因素以提高芯片可靠性。传统的老化感知时序分析方法主要包括老化感知spice仿真(aging-aware spice simulation)和老化感知sta(aging-awaresta)。现有的老化感知时序分析方法中仍存在一些不足：(1)基于spice的晶体管级老化分析由于巨大的计算开销不适合全芯片级的分析了；(2)基于门级老化模型的分析方法具有较高的分析效率，但建库开销和预测精度有限未能得到妥善解决。机器学习建模是目前电路老化时序分析的主流解决方法，但现有的建模方法只能处理恒定工作负载，对真实电路工作场景下的时变工作负载无法深度感知，同时对路径拓扑特征信息感知能力不足，这同样会劣化模型的预测精度。
技术实现思路
1、发明目的：本发明目的在于提供基于深度学习的时变负载下关键路径老化时序预测方法，以实现消耗较少的仿真资源和运行时间得到更贴近当前工艺节点的真实电路时序分析的技术。
2、技术方案：为解决上述技术问题，本发明的具体技术方案如下：
3、一种基于深度学习的时变负载下关键路径老化时序预测方法，所述深度学习指时空transformer网络、图注意力网络和门控融合预测网络三种算法所实现的回归任务；所述时变负载指芯片在工作时实现功能不断变化的场景；所述老化指受负偏压温度不稳定性nbti老化效应；关键路径(critical path)是指从数据的发起点(通常是启动触发器的输出)到数据的捕获点(通常是捕获触发器的输入)经过的路径中，时序延迟最长的路径。所述预测方法包括以下步骤：
4、s1：当pmos晶体管在时间t0到时间t内持续受到应力作用时，阈值电压变化量δvth将持续增加，称为nbti应力效应，公式如下：
5、
6、其中，δvth0表示先前阈值电压变化量，δv为电压校正常数5.0毫伏，老化相关kv的公式定义如下：
7、
8、其中，δvth是pmos晶体管中阈值电压在t0时刻的变化量，tox代表栅氧厚度，cox代表单位面积的栅电容大小，e为自然常数，vdd为工作电压，e0和ea为器件相关参数且为常数，anbti为工艺相关的常量，k为玻尔兹曼常数，t表示温度，δv为影响栅氧陷阱和其他电荷量的常数；
9、当pmos晶体管没有受到应力时，称为nbti恢复效应；当栅源电压vgs＝0时，pmos的阈值电压部分恢复，设置恢复效应发生在t0时间，公式如下：
10、
11、其中，η为工艺常数，δvth1为前一阶段的pmos阈值电压变化量；
12、为了减少计算资源消耗，nbti动态工作情况下的长期效应公式如下：
13、
14、其中，δvth,t表示时间t后的vth老化值；n为工艺相关时间常数，tclk表示时钟周期，α表示应力概率，该概念定义为整体工作时间中nbti应力阶段所占的时间，即tstress/tstress+trecovery，其中tstress为应力阶段，trecovery为恢复阶段；βt是一个与温度，tclk，α，时间t相关的工艺参数；
15、s2：根据步骤s1的nbti老化分析模型，对深度学习模型的所需的数据集进行搭建；具体过程为：测试基准电路在指定工艺下进行逻辑综合生成对应的门级网表，然后基于真实的应用工作负载激励对综合后网表使用逻辑仿真器进行门级仿真，得到全网表中内部每个节点上的序列数据并计算对应的平均占空比；对于网表内部中的每一个节点，通过将每一个工作负载对应的平均信号概率拼合成一个信号概率序列。根据获取的信号概率序列和预先设定的工作负载持续时长生成hspice信号激励，与门级网表中对应的逻辑单元合并成hspice仿真文件进行mosra老化功能仿真得到每个单元内所有晶体管的老化情况；使用静态时序分析工具对门级网表进行老化前的静态时序分析生成路径时序报告，并生成关键路径的hspice网表；将mosra仿真获取的晶体管老化情况反向标入关键路径hspice网表中进行hspice老化后时序仿真，得到老化时序标签值；
16、s3：根据步骤s2的数据集搭建流程，关键路径老化时序预测模型内部的参数通过批量的训练样本进行训练生成，具体过程为：训练分为两个阶段，第一阶段的输入特征为工作负载序列、门级网表、老化前时序报告和工作应力条件，分别送入时空transformer网络和gat模型；第二阶段的输入特征分别为时空transformer网络和gat模型的输出特征，送入门控特征融合网络和多层感知机，训练标签为关键路径老化时序；
17、s4：根据步骤s4的模型参数训练流程，当训练参数后模型内部参数固定后，模型推理过程为端到端实现的关键路径老化时序预测；预测得到的路径时序值对比仿真软件hspice得到的标签值，计算平均绝对百分比误差mape。
18、进一步的，步骤s1中，所选取标准单元库的工艺为finfet，其老化分析模型需要与hspice mosra中的level 3公式进行适配以满足仿真条件；mosra level3的bti老化模型如式(5)所示。
19、
20、其中t为开氏温度，k为玻尔兹曼常数，l为器件的多晶硅长度，vds为漏源电压，vgs为栅源电压，t为总应力时间；
21、只考虑慢陷阱长期公式的数字电路场景；finfet晶体管模型的长期nbti分析模型如式(6)所示。
22、
23、对比mosra level 3参数和finfet长期模型，对其参数进行替换：aρ替换为a2，g替换为b2，ea替换为ea2，d、m、r赋值为0；最终mosra l3简化后的拟合模型如式(7)所示；
24、
25、其中，ap为工艺相关的常数，g为电压加速系数，vgs为栅源电压，ea为活化能，t为开氏温度，k为玻尔兹曼常数，为总应力时间。
26、进一步的，步骤s3中，时空transformer网络和gat网络分别针对老化关键路径中的不同特征进行捕捉：其中，时空transformer网络侧重于时变工作负载对于关键路径老化情况的影响，gat网络侧重于老化前关键路径中的时序和拓扑信息的抽取。
27、进一步的，对于处理老化时变工作负载特征的时空transformer网络，将关键路径沿逻辑门一阶邻域扩展生成路径一阶邻域子图，并且结合工作负载时变特性，将路径一阶邻域子图转换为路径一阶邻域时空子图。采用自适应局部时空注意力对路径子图中各个单元在空间和时间两个维度上的关联性进行建模，精准捕捉路径中相邻单元对目标单元老化时序的影响，以及工作负载序列中各元素对老化过程的贡献程度。
28、进一步的，对于处理路径时序特征的gat网络，将关键路径表示静态无向图g＝(v,e)，其中v为节点集合{vi∈v}，e为边集合{eij∈e}。节点包含了逻辑单元、输入(primaryinputs,pis)和输出(primary outputs,pos)，边为节点之间的互连线。节点之间的连接关系可以使用邻接矩阵表示，其中n为节点数量。若节点vi,vj之间存在连接关系，aij＝1，否则aij＝0。节点特征矩阵可定义为其中n为节点数量，d为节点特征维度。
29、使用的图注意力网络计算如式(8)所示，包含归一化注意力系数计算以及特征加权聚合两个部分。对于每一对节点(i,j)，计算它们之间的未归一化注意力系数eij，其中，a为一个可学习的权重向量，w为一个可学习的权重矩阵，||表示向量拼接操作；该注意力得分反映了节点间关联强度的原始估计；随后通过softmax函数归一化注意力得分以得到注意力系数aij；归一化后，每个逻辑门的邻居逻辑门贡献被转换为概率分布形式，每个邻居都有一个相对权重，且这些权重之和恒定，确保了信息聚合的平衡和稳定性；最后，节点逻辑门celli的新特征向量可以通过加权聚合(weighted aggregation)邻居节点特征得到；而使用单头注意力的gat在模型表达能力和稳定性上有欠缺，这里引入transformer中使用的多头注意力；基于多头注意力机制的gat计算过程是分别对每个注意力头计算节点的新特征向量，然后将所有注意力头的输出进行拼接，并通过一个线性变换得到最终的节点特征向量。节点的新嵌入向量可以通过加权聚合邻居节点嵌入得到，并且引入多头注意力将所有注意力头的输出进行拼接，并通过一个线性变换得到最终的节点嵌入向量。
30、
31、考虑到抑制深层图神经网络的过平滑现象，将前两层bn层的输出节点嵌入矩阵分别通过残差连接(residual connection)的方式传递至最后一层bn层。对于l层gat网络，最后一层输出的全图节点嵌入hl-1，同样通过均值池化操作后与图全局特征进行串联生成图级别的整体表征。
32、
33、进一步的，步骤s3中，特征融合网络采用门控结构对时空transformer网络和gat网络的输出特征进行联合表示，动态调节各输入模态特征的重要性，强调对最终输出影响较大的模态信息，抑制无关或噪声较大的信息。
34、进一步的，步骤s2中，其中各工作负载下标准单元中各晶体管的δvth值由hspicemosra仿真获取，仿真所设置的温度和电压由脚本进行随机选择；工作电压选取0.85v、0.9v、1.0v、1.1v，工作温度选取25℃、50℃、85℃、125℃，工作时间选取1年、3年、5年、10年。
35、进一步的，步骤s2中，门级仿真所获取的vcd波形文件通过脚本转化为hspice仿真可用的波形激励，引入了老化问题分析中的输入激励并实现了老化标准单元的数据集搭建。
36、有益效果：本发明的提出的基于深度学习的时变负载下关键路径老化时序预测方法，具有以下优点：
37、1、本发明提出了一种基于深度学习的时变负载下关键路径老化时序预测方法。利用design compiler对基准电路进行综合，利用hspice进行老化标准单元晶体管δvth和关键路径时序仿真，建立样本数据集，用作训练和预测。对于负载序列和关键路径拓扑进行特征工程处理，通过深度学习方法预测关键路据延时。
38、2、本发明采用三种神经网络方法实现对关键路据时序的预测，将老化特征中的负载场景和拓扑场景均纳入考虑，多任务学习框架高效实现最终的时序预测。
39、3、本发明将提出的老化关键路据时序预测模型与前馈神经网络和主邻域聚合图卷积神经网络进行比较，以平均绝对百分比误差进行比较证明本方法的实用价值。
40、因此，综上所述，本发明可在较少的仿真资源消耗下，实现关键路据老化延时的预测，有良好的实际应用价值。
技术特征：
1.一种基于深度学习的时变负载下关键路径老化时序预测方法，其特征在于，所述深度学习指时空transformer网络、图注意力网络和特征融合网络三种算法所实现的回归任务；所述时变负载指芯片在工作时实现功能不断变化的场景；所述老化指受负偏压温度不稳定性nbti老化效应；所述关键路径时序指从数据的发起点到数据的捕获点所经历的延迟最长的路径的延时；所述预测方法包括以下步骤：
2.根据权利要求1所述的基于深度学习的时变负载下关键路径老化时序预测方法，其特征在于，所述晶体管为finfet，只考虑慢陷阱长期公式的数字电路场景的情况下，finfet晶体管模型的长期nbti分析模型如式(1)所示：
3.根据权利要求1所述的基于深度学习的时变负载下关键路径老化时序预测方法，其特征在于，步骤s2中，时空transformer网络和图注意力网络分别针对老化关键路径中的不同特征进行捕捉：其中，时空transformer网络侧重于时变工作负载对于关键路径老化情况的影响，图注意力网络侧重于老化前关键路径中的时序和拓扑信息的抽取。
4.根据权利要求3所述的基于深度学习的时变负载下关键路径老化时序预测方法，其特征在于，对于处理老化时变工作负载特征的时空transformer网络，将关键路径沿逻辑门一阶邻域扩展生成路径一阶邻域子图，并且结合工作负载时变特性，将路径一阶邻域子图转换为路径一阶邻域时空子图；采用自适应局部时空注意力对路径子图中各个单元在空间和时间两个维度上的关联性进行建模，精准捕捉路径中相邻单元对目标单元老化时序的影响，以及工作负载序列中各元素对老化过程的贡献程度。
5.根据权利要求3所述的基于深度学习的时变负载下关键路径老化时序预测方法，其特征在于，对于处理路径时序特征的图注意力网络，将关键路径表示静态无向图g＝(v,e)，其中v为节点集合，e为边集合；节点包含了逻辑单元、输入和输出，边为节点之间的互连线；使用的图注意力网络包含归一化注意力系数计算以及特征加权聚合两个部分；对于每一对节点，计算它们之间的未归一化注意力系数，节点的新嵌入向量通过加权聚合邻居节点嵌入得到，并且引入多头注意力将所有注意力头的输出进行拼接，并通过一个线性变换得到最终的节点嵌入向量；
6.根据权利要求1所述的基于深度学习的时变负载下关键路径老化时序预测方法，其特征在于，所述特征融合网络采用门控结构对时空transformer网络和图注意力网络的输出特征进行联合表示。
7.根据权利要求1所述的基于深度学习的时变负载下关键路径老化时序预测方法，其特征在于，步骤s1中，各工作负载下标准单元中各晶体管的老化值由hspice mosra仿真获取，仿真所设置的温度和电压由脚本进行随机选择；工作电压选取0.85v、0.9v、1.0v、1.1v，工作温度选取25℃、50℃、85℃、125℃，工作时间选取1年、3年、5年、10年。
8.根据权利要求1所述的基于深度学习的时变负载下关键路径老化时序预测方法，其特征在于，步骤s1中，门级仿真所获取的vcd波形文件通过脚本转化为hspice仿真可用的波形激励，引入了老化问题分析中的输入激励并实现了老化标准单元的数据集搭建。
技术总结
本发明提出了一种基于深度学习的时变负载下关键路径老化时序预测方法，首先，基于时空Transformer网络STTN中的自适应多头注意力机制，对路径子图中各个单元在空间和时间两个维度上的关联性进行建模，精准捕捉路径中相邻单元对目标单元老化时序的影响，以及工作负载序列中各元素对老化过程的贡献程度。在此基础上使用图注意力网络GAT对路径拓扑结构和时序信息进行学习，作为对STTN模型的信息补充。其次，设计了基于门控机制的特征融合网络，用于整合多尺度图学习模型的输出信息，并通过多层感知机对融合特征进行路径老化延时的回归预测。本方法对于老化的电路关键路径特征捕捉完备，对实现高精度的老化时序分析预测以及设计高鲁棒性电路具有重要意义。
技术研发人员：卜爱国
受保护的技术使用者：东南大学
技术研发日：
技术公布日：2024/9/23