一种异构雷达收发机及其封装芯片的制作方法

本技术涉及扇入/扇出型封装，具体涉及一种异构雷达收发机及其封装芯片。

背景技术：

1、通信和雷达技术的发展是现代科技进步的重要标志，它们在民用和军用领域都扮演着至关重要的角色。随着技术的不断进步，这些领域涌现了许多创新，极大地推动了信息时代的发展。当前，市面上现有的多芯片集成器件中的，配置在多个集成电路之间的互联块与线内的损耗高；并且现有的多芯片集成通常还以缺乏几何和互联清晰度为代价，达成横向和纵向的紧密度；由此可知，传统的、功能单一的芯片封装技术已经不能满足当前电子产品集成化、微型化和智能化发展要求。当前市面上的封装方案面临着多种挑战，存在热管理、互连密度、信号完整性等方面的问题，需要进一步优化和创新；并且依赖于特征尺寸缩减(维度缩放)的传统半导体技术也即将达到其物理极限，在提高系统性能方面仍面临重大挑战。新技术节点的进展已经放缓，越来越需要异构封装来替代传统晶体管扩展，以实现具有成本效益的封装系统。

2、当前在半导体封装领域，市面上常见的封装技术主要包括2d封装、2.5d封装和3d封装。2.5d封装是一种先进的半导体封装技术，它介于传统的二维封装(2d封装)和三维封装(3d封装)之间。这种封装方式通过使用硅中介层(interposer)来实现多个芯片或集成电路(ic)之间的高密度互连。虽然从物理布局上来看，芯片仍然是在同一平面上排列，但由于其能够实现更复杂的互连和集成，因此被称为“2.5d封装”。其中，2.5d封装是将所有芯片和被动元器件均放置在基板平面上方，其中至少有部分芯片和被动元器件安装在中介层上(interposer)；简单来说，2.5d是特指采用了中介层进行高密度i/o互连的封装，其特点是多die集成和高密度性。中介层目前多采用硅材料，利用其成熟的工艺和高密度互连的特性。

3、3d封装同样也是一种先进的半导体封装技术，它通过垂直堆叠多个芯片(集成电路，ics)并使用通孔(through-silicon vias,tsvs)或其他互连技术在这些芯片之间建立电气连接，从而实现更高的集成度和改善的性能。这种技术允许制造更小巧、功耗更低且性能更强的电子设备。简单来说，3d封装又称为叠层芯片封装技术，是指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术。

4、chiplet(芯片小片或芯片组件)是一种半导体设计和封装技术，它涉及将不同功能的小型芯片(即chiplets)集成到一个更大的系统中，以形成单一的功能性模块。这种封装技术与传统的单一大规模集成电路(monolithic ic)设计相比，提供了更高的灵活性、成本效益和性能优势。chiplet技术使得可以在同一封装内集成多个来自不同制程节点的芯片，这些芯片可以分别专注于不同的功能，如处理、存储、输入/输出(i/o)等。但是上述这些传统的封装方式在实际使用时，存在节点受限、复杂性高、性能功率低、以及生产率低的问题。

5、有鉴于此，提出本申请。

技术实现思路

1、本实用新型公开了一种异构雷达收发机及其封装芯片，能有效解决现有技术中的传统封装方式在实际使用时，存在节点受限、复杂性高、性能功率低、以及生产率低的问题。

2、本实用新型公开了一种异构雷达封装芯片,包括：射频收发芯片、转换芯片组件、收发天线模块、以及基带芯片；

3、其中，所述射频收发芯片的第一端与所述收发天线模块封装连接，所述射频收发芯片的第二端与所述转换芯片组件异构连接，所述转换芯片组件与所述基带芯片异构连接；

4、其中，所述封装连接为异构天线aip封装连接。

5、优选地，所述收发天线模块包括多个发射天线、以及多个与每一所述发射天线对应的接收天线，其中，所述射频收发芯片的第一端分别与每一所述发射天线和每一所述接收天线封装连接。

6、优选地，所述收发天线模块由第一金属层、第二金属层和第三金属层组成，其中，所述第三金属层为天线参考地，所述第二金属层和所述第一金属层为天线，所述第二金属层走馈线。

7、优选地，还包括第一介质层、第二介质层、以及第三介质层，其中，所述第三金属层配置在所述射频收发芯片上，所述第三介质层配置在所述第三金属层上，所述第二金属层配置在所述第三介质层上、所述第二介质层配置在所述第二金属层上，所述第一金属层配置在所述第二介质层上，所述第一介质层配置在所述第一金属层上。

8、优选地，所述转换芯片组件为多个adc/dac芯片。

9、本实用新型还公开了一种异构雷达收发机，包括异构雷达收发机本体、以及如上任意一项所述的一种异构雷达封装芯片，其中，所述射频收发芯片、所述转换芯片组件、所述收发天线模块、所述基带芯片配置在所述异构雷达收发机本体内。

10、综上所述，本实施例提供的一种异构雷达收发机及其封装芯片，该异构雷达收发机和异构雷达封装芯片结合异构天线工艺、基于异构天线的射频收发芯片、adc/dac芯片、基带芯片，采用异构封装的方式设计而成，通过异构封装的方式实现多功能芯片系统级集成封装，突破了晶圆制造的物理极限障碍，延续了摩尔定律；提高封装效率、降低成本、提高系统性能。并且其通过异构封装实现系统性能，可以选择不同工艺制程的芯片，权衡性能、功率、面积、成本选择组合，同时确保信号和功率完整性、功率转换和传输的可测试性和安全性，整合出新的系统框架。从而解决了现有技术中的传统封装方式在实际使用时，存在节点受限、复杂性高、性能功率低、以及生产率低的问题。

技术特征：

1.一种异构雷达封装芯片,其特征在于，包括：射频收发芯片、转换芯片组件、收发天线模块、以及基带芯片；

2.根据权利要求1所述的一种异构雷达封装芯片，其特征在于，所述收发天线模块包括多个发射天线、以及多个与每一所述发射天线对应的接收天线，其中，所述射频收发芯片的第一端分别与每一所述发射天线和每一所述接收天线封装连接。

3.根据权利要求1所述的一种异构雷达封装芯片，其特征在于，所述收发天线模块由第一金属层、第二金属层和第三金属层组成，其中，所述第三金属层为天线参考地，所述第二金属层和所述第一金属层为天线，所述第二金属层走馈线。

4.根据权利要求3所述的一种异构雷达封装芯片，其特征在于，还包括第一介质层、第二介质层、以及第三介质层，其中，所述第三金属层配置在所述射频收发芯片上，所述第三介质层配置在所述第三金属层上，所述第二金属层配置在所述第三介质层上、所述第二介质层配置在所述第二金属层上，所述第一金属层配置在所述第二介质层上，所述第一介质层配置在所述第一金属层上。

5.根据权利要求1所述的一种异构雷达封装芯片，其特征在于，所述转换芯片组件为多个adc/dac芯片。

6.一种异构雷达收发机，其特征在于，包括异构雷达收发机本体、以及如权利要求1至5任意一项所述的一种异构雷达封装芯片，其中，所述射频收发芯片、所述转换芯片组件、所述收发天线模块、所述基带芯片配置在所述异构雷达收发机本体内。

技术总结
本技术提供了一种异构雷达收发机及其封装芯片，涉及扇入/扇出型封装技术领域，包括：射频收发芯片、转换芯片组件、收发天线模块、以及基带芯片；其中，所述射频收发芯片的第一端与所述收发天线模块封装连接，所述射频收发芯片的第二端与所述转换芯片组件异构连接，所述转换芯片组件与所述基带芯片异构连接；其中，所述封装连接为异构天线AIP封装连接。本发明通过异构封装的方式实现多功能芯片系统级集成封装，突破了晶圆制造的物理极限障碍，延续了摩尔定律；提高封装效率、降低成本、提高系统性能。

技术研发人员：张远燚,林承志
受保护的技术使用者：厦门润积集成电路技术有限公司
技术研发日：20240205
技术公布日：2024/9/23