一种孔隙率降低的电镀层及其端子的制作方法

本技术涉及一种电镀层及其端子，尤其是涉及一种孔隙率降低的电镀层及其端子，主要用于电子接口，属于电子设备的。

背景技术：

1、随着智能设备的不断普及，其使用频率越来越高；现有技术中，智能设备如手机、平板等在使用过程中，其接口既可以作为充电接口也可以作为数据传输接口，因其经常与数据线之间进行插拔，且经常会被手触摸到，长时间使用后，容易造成接口的端子腐蚀或磨损，影响智能设备的使用寿命。

2、目前，市场上存在各式各样的电镀层端子，但其几乎都使用铑钌或者铂做耐腐蚀层、钯镍及铑钌做耐磨层，成本高昂且无法耐受高电压下充电腐蚀需求。

3、同时因国外专利限制，采用脉冲电镀的镍钨镀层被厂商限制，需要配备专用的整理器和厂商加密的电源程序方可使用，不具备普适性。

4、但常规的镍镀层因镀层晶粒较粗，相对采用奈米电镀技术的镍钨镀层，在孔隙率，平整度上还是有一定的差距，进一步导致镍+铂，镍+铑钌的耐电解性能要低于镍钨+铂，及镍钨+铑钌。故需要采用镍+钯镍的搭配来降低镀层整体的孔隙率，但这样会导致成本偏高，镀层复杂。

5、因此，提出本实用新型。

技术实现思路

1、针对现有技术的上述技术问题，本实用新型的目的是提供一种孔隙率降低的电镀层及其端子，其采用多层镍合金组合，三层或者两层镍工艺打底，大大降低了底层孔隙率，兼顾耐磨耐电解性能，简化了工艺的同时兼顾性能提升。

2、为达到上述目的，本实用新型是通过以下技术方案实现的：

3、一种孔隙率降低的电镀层，端子的表面从内到外依次设置有内镍组合镀层、内铂镀层、内钯镍镀层、外铂钌镀层、外钯镍镀层以及外金镀层；所述的内镍组合镀层由填平镍、高磷镍和高温镍的两种或三种堆叠组成。

4、所述内镍组合镀层的厚度为2-5μm，所述内铂镀层的厚度为0.1-3μm，所述内钯镍镀层的厚度为0.2-3μm，所述外铂钌镀层厚度为0.2-3um，所述外钯镍镀层的厚度为0.2-3μm，所述外金镀层的厚度为0.05-0.75μm。

5、一种端子，所述端子表面具有电镀层。

6、本实用新型的有益效果如下：

7、1、本实用新型的电镀层，通过设置内镍组合镀层，大大降低了其孔隙率，通过设置铂+铂钌镀层可以有效提高端子的耐磨性、防腐蚀性、硬度和电接触性能，尤其对耐电解性能突出，可代替目前铑钌以及单以铂镀层使用，最高在5％的氯化钠溶液中可抵抗5v电压200min+,20v电压50min+。简化工艺并提升性能，成本也得以降低。

8、2、本实用新型具有该电镀层的端子，耐磨损性能和耐腐蚀的性能具有大幅度的提升，大大延长了使用寿命。

技术特征：

1.一种孔隙率降低的电镀层，其特征在于：端子的表面从内到外依次设置有内镍组合镀层、内铂镀层、内钯镍镀层、外铂钌镀层、外钯镍镀层以及外金镀层；所述的内镍组合镀层由填平镍、高磷镍和高温镍的两种或三种堆叠组成。

2.如权利要求1所述孔隙率降低的电镀层，其特征在于：所述内镍组合镀层的厚度为2-5μm，所述内铂镀层的厚度为0.1-3μm，所述内钯镍镀层的厚度为0.2-3μm，所述外铂钌镀层厚度为0.2-3um，所述外钯镍镀层的厚度为0.2-3μm，所述外金镀层的厚度为0.05-0.75μm。

3.一种端子，其特征在于：所述端子表面具有如权利要求1或2所述的电镀层。

技术总结
本技术涉及一种孔隙率降低的电镀层，端子的表面从内到外依次设置有内镍组合镀层、内铂镀层、内钯镍镀层、外铂钌镀层、外钯镍镀层以及外金镀层；内镍组合镀层由填平镍、高磷镍和高温镍的两种或三种堆叠组成。本技术的电镀层通过设置内镍组合镀层，大大降低了其孔隙率，通过设置铂+铂钌镀层可以有效提高端子的耐磨性、防腐蚀性、硬度和电接触性能，尤其对耐电解性能突出，可代替目前铑钌以及单以铂镀层使用，简化工艺并提升性能，成本也得以降低，具有该电镀层的端子，耐磨损性能和耐腐蚀的性能具有大幅度的提升，大大延长了使用寿命。

技术研发人员：肖小兰
受保护的技术使用者：江门市富扬表面处理科技有限公司
技术研发日：20230912
技术公布日：2024/9/23