最小脉冲宽度修复方法、装置、电子设备及存储介质与流程

本发明涉及集成电路，具体而言，涉及一种最小脉冲宽度修复方法、装置、电子设备及存储介质。

背景技术：

1、随着芯片设计工艺的不断发展，芯片设计变得越来越复杂，例如，目前针对芯片尺寸的工艺上限，已经从芯片的晶体管栅极长度约为28nm或14nm发展到芯片的晶体管栅极长度约为5nm或3nm，芯片的标准单元也由数千万门级发展到数十亿级。同时，各个领域对芯片频率的要求也越来越快，这对设计工具、设备和设计人员能力都提出了更高的要求。最小脉冲宽度检查作为保证时钟信号完整性的重要指标之一，其重要程度也越来越高。

2、最小脉冲宽度检查是用于检查时钟信号的波形是否处在一个合理的状态的重要检查指标，经常用于检查芯片设计过程中的时序器件或者存储器件。一般情况下，芯片的标准单元的上升沿和下降沿的延时是不相同的，极易造成时钟信号脉冲宽度的减小。而时序单元对时钟信号的高电平和低电平的脉冲宽度有一定的要求，例如，一个占空比为50%的时钟信号穿过一个缓冲器，若时钟信号的上升沿延时大于下降沿延时，则经过缓冲器后的时钟信号的高电平宽度会缩小。当经过多个缓冲器后，时钟信号的高电平宽度会进一步减小。当时钟信号的高电平宽度减小到一定程度时，就会出现最小脉冲宽度的违例。因此，需要通过最小脉冲宽度检查确保时钟信号的宽度足够宽，以便采集到正确的数据，保证芯片的设计功能。

3、目前，通常依靠设计人员逐条分析芯片的时钟路径，根据分析结果手动修复最小脉冲宽度。这种修复方式对设计人员的经验依赖较高，导致修复效率很低，而且不一定能够修掉所有的最小脉冲宽度违例。

技术实现思路

1、有鉴于此，本发明的目的在于提供一种最小脉冲宽度修复方法、装置、电子设备及存储介质，能够快速且高效地修复芯片后端设计过程中产生的最小脉冲宽度违例。

2、第一方面，本发明提供一种最小脉冲宽度修复方法，所述方法包括：

3、将已完成的当前次的芯片后端设计流程作为待测流程，并获取所述待测流程的静态时序分析阶段生成的违例报告；

4、根据所述违例报告，判断所述待测流程是否存在最小脉冲宽度违例；其中，所述违例报告包括违例路径的时钟信号信息，所述违例路径为最小脉冲宽度违例的时钟路径；

5、若是，则依据各所述违例路径的时钟信号信息，获得违例特征，根据所述违例特征，选择所述芯片后端设计流程的一个设计阶段作为修复迭代阶段，并生成修复指导信息；

6、其中，所述修复迭代阶段用于指示从所述修复迭代阶段进行芯片后端设计流程的迭代，所述修复指导信息用于指示在所述修复迭代阶段应用所述修复指导信息。

7、可选地，所述时钟信号信息包括输入时钟差值、不确定因子和最小脉冲宽度的预期值，所述输入时钟差值为输入时钟信号的上升沿延时和下降沿延时间的差异绝对值，所述违例特征包括第一违例特征值；

8、所述依据各所述违例路径的时钟信号信息，获得违例特征，根据所述违例特征，选择芯片后端设计流程的一个设计阶段作为修复迭代阶段，并生成修复指导信息的步骤，包括：

9、针对每条所述违例路径，根据所述违例路径的所述输入时钟差值、所述不确定因子和所述预期值，得到第一违例特征值；

10、依据所述第一违例特征值，判断是否存在违例与时序约束文件相关的所述违例路径；

11、若是，则将所述违例与时序约束文件相关的违例路径作为一类路径，根据所述不确定因子，生成所述一类路径的第一指导信息，并将所述芯片后端设计流程的物理设计初始化阶段作为修复迭代阶段；其中，所述第一指导信息用于指示调整时序约束文件。

12、可选地，所述时钟信号信息还包括到达时钟差值，所述到达时钟差值为时钟路径的实际时钟差值与共同路径悲观消除值的和，所述实际时钟差值为时钟路径的实际到达时钟信号的上升沿延时和下降沿延时的差异绝对值，所述违例特征包括第二违例特征值；

13、在所述依据所述第一违例特征值，判断是否存在违例与时序约束文件相关的所述违例路径的步骤之后，所述方法还包括：

14、若不存在违例与时序约束文件相关的所述违例路径，则针对每条所述违例路径，根据所述违例路径的所述到达时钟差值和所述输入时钟差值，得到第二违例特征值；

15、依据所述第二违例特征值，判断是否存在违例与存储器件相关的所述违例路径；

16、若是，则将违例与存储器件相关的所述违例路径作为二类路径，生成所述二类路径的第二指导信息，并将所述芯片后端设计流程的物理设计初始化阶段作为修复迭代阶段；其中，所述第二指导信息用于指示选用比所述待测流程所用的标准单元更快一级的标准单元来生成存储器件。

17、可选地，所述时钟信号还包括违例路径上的相关线的串扰值，所述相关线为标准单元的端口间的连接线，违例特征包括第三违例特征值；

18、在所述依据所述第二违例特征值，判断是否存在违例与存储器件相关的所述违例路径的步骤之后，所述方法还包括：

19、若不存在违例与存储器件相关的所述违例路径，则将所述违例路径的总数作为第三违例特征值，并判断所述第三违例特征值是否大于预设的可修复上限值；

20、若是，则生成各所述违例路径的第三指导信息，并将所述芯片后端设计流程的物理设计布局阶段作为修复迭代阶段；其中，所述第三指导信息用于指示加严设计约束中的最大时钟转换时间和时钟树综合阶段的最大时钟线长的约束。

21、可选地，所述生成各所述违例路径的第三指导信息的步骤，包括：

22、将预设的转换时间修复策略，作为各违例路径的第三指导信息；其中，所述转换时间修复策略包括加严设计约束中的最大时钟转换时间和时钟树综合阶段的最大时钟线长的约束；

23、针对每条所述违例路径，统计大于预设的串扰阈值的所述串扰值的数量，得到串扰总数，当所述串扰总数大于预设的噪声阈值时，增加预设的噪声修复策略，作为所述违例路径的第三指导信息；其中，所述噪声修复策略包括为时钟路径加屏蔽、增高绕线层次或加大宽度。

24、可选地，在所述判断所述第三违例特征值是否大于预设的可修复上限值的步骤之后，所述方法还包括：

25、若所述第三违例特征值不大于预设的可修复上限值，且所述第三违例特征值不为零，则对每条所述违例路径采用至少一种预设修复策略，得到修复脚本，并在所述芯片后端设计流程的电容电阻参数抽取阶段之前添加物理设计工程变更指令阶段，将所述物理设计工程变更指令阶段作为修复迭代阶段。

26、可选地，所述对每条所述违例路径采用至少一种预设修复策略，得到修复脚本的步骤，包括：

27、针对每条所述违例路径，根据所述违例路径的配置信息和时钟信号信息，从预设修复策略中确定中可用策略，选择至少一种所述可用策略生成修复脚本。

28、可选地，所述违例报告还包括违例路径上的各标准单元的相关线的延时差异值，所述延时差异值为标准单元的上升沿延时和下降沿延时间的差异绝对值；

29、所述根据所述违例路径的配置信息和时钟信号信息，从预设修复策略中确定中可用策略的步骤，包括：

30、当所述违例路径上配置的寄存器单元为低阈值电压标准单元或超低阈值电压标准单元时，将第一修复策略作为可用策略；其中，所述第一修复策略为将违例路径上的寄存器单元调整为更快一级的标准单元；

31、将第二修复策略作为可用策略；其中，所述第二修复策略包括一类策略和二类策略，所述一类策略为加大违例路径的时钟端的前级标准单元的驱动能力，所述二类策略为在违例路径的时钟端前加一级缓冲器；

32、当所述违例路径的最小脉冲宽度存在修复余量时，将第三修复策略作为可用策略；其中，所述第三修复策略为将违例路径上的缓冲器变更为两级反相器；

33、当所述违例路径上存在串扰单元时，将第四修复策略作为可用策略；其中，所述串扰单元为端口间连接线的串扰值大于预设的串扰阈值的标准单元，所述第四修复策略为在串扰单元的端口间连接线的中间增加缓冲器；

34、当所述违例路径上存在延时异常单元时，将第五修复策略作为可用策略；其中，所述延时异常单元为所述延时差异值大于预设的延时阈值的标准单元，所述第五修复策略为在延时异常单元的端口前增加缓冲器。

35、可选地，所述的选择至少一种所述可用策略生成修复脚本的步骤，包括：

36、选择优先级最大的所述可用策略生成修复脚本；其中，所述第一修复策略、所述第二修复策略、所述第三修复策略、所述第四修复策略和所述第五修复策略的优先级依次变小。

37、可选地，所述根据所述违例路径的所述输入时钟差值、所述不确定因子和所述预期值，得到第一违例特征值的步骤，包括：

38、将所述违例路径的所述不确定因子和所述预期值的和作为被减因子，将所述违例路径的所述输入时钟差值减去所述被减因子，得到第一违例特征值。

39、第二方面，本发明提供一种最小脉冲宽度修复装置，包括违例获取模块、违例判断模块和违例修复模块；

40、所述违例获取模块，用于将已完成的当前次的芯片后端设计流程作为待测流程，并获取所述待测流程的静态时序分析阶段生成的违例报告；

41、所述违例判断模块，用于根据所述违例报告，判断所述待测流程是否存在最小脉冲宽度违例；其中，所述违例报告包括违例路径的时钟信号信息，所述违例路径为最小脉冲宽度违例的时钟路径；

42、所述违例修复模块，用于若判定待测流程存在最小脉冲宽度违例，则依据各所述违例路径的时钟信号信息，获得违例特征，根据所述违例特征，选择所述芯片后端设计流程的一个设计阶段作为修复迭代阶段，并生成修复指导信息；

43、其中，所述修复迭代阶段用于指示从所述修复迭代阶段进行芯片后端设计流程的迭代，所述修复指导信息用于指示在所述修复迭代阶段应用所述修复指导信息。

44、第三方面，本发明提供一种电子设备，包括处理器和存储器，所述存储器存储有能够被所述处理器执行的计算机程序，所述处理器可执行所述计算机程序以实现如第一方面所述的最小脉冲宽度修复方法。

45、第四方面，本发明提供一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面所述的最小脉冲宽度修复方法。

46、第五方面，本发明提供一种计算机程序产品，其包括计算机指令，其中，该计算机指令被处理器执行时实现如第一方面所述的最小脉冲宽度修复方法。

47、本发明提供的最小脉冲宽度修复方法、装置、电子设备及存储介质，方法包括：将已完成的当前次的芯片后端设计流程作为待测流程，并获取待测流程的静态时序分析阶段生成的违例报告；根据违例报告，判断待测流程是否存在最小脉冲宽度违例；若是，则依据各违例路径的时钟信号信息，获得违例特征，根据违例特征，选择芯片后端设计流程的一个设计阶段作为修复迭代阶段，并生成修复指导信息；其中，修复迭代阶段用于指示从修复迭代阶段进行芯片后端设计流程的迭代，修复指导信息用于指示在修复迭代阶段应用修复指导信息。

48、如此，系统性、有针对地对芯片后端设计过程中的最小脉冲宽度违例进行自动化修复，大大减轻了对经验的依赖，提高修复速度。同时，每次根据违例特征从芯片后端设计流程中选择一个设计阶段进行最小脉冲宽度的修复迭代，以从导致最小脉冲宽度违例的设计阶段进行修复，从而能修复掉所有的最小脉冲宽度违例，极大地提高了修复的精确性和修复效率。

49、再者，本发明提供的最小脉冲宽度修复方法、装置、电子设备及存储介质中，对最小脉冲宽度的违例情况进行分类，按优先级的顺序逐类分析违例情况（如，依次使用第一违例特征值、第二违例特征值和第三违例特征值进行分析、修复），在确保上一优先级的违例类型已经修复或不存在的情况下，才进行下一优先级的违例修复，从而避免了修复点的遗漏，使得在修复完成时能够确保已修复所有的最小脉冲宽度违例。

50、此外，通过引入按优先级从高到低的顺序，逐级逐类分析违例原因、针对性修复的构思，以从违例影响大、修复耗时长的类型逐级修复到违例影响小、修复耗时短的类型。从而，在一定程度上避免修复完低优先级的违例类型再修复高优先级的违例类型后，同类低优先级的违例类型又再次出现而导致修复耗时增长、修复效果差的情况。

51、为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

技术特征：

1.一种最小脉冲宽度修复方法，其特征在于，所述方法包括：

2.根据权利要求1所述的最小脉冲宽度修复方法，其特征在于，所述时钟信号信息包括输入时钟差值、不确定因子和最小脉冲宽度的预期值，所述输入时钟差值为输入时钟信号的上升沿延时和下降沿延时间的差异绝对值，所述违例特征包括第一违例特征值；

3.根据权利要求2所述的最小脉冲宽度修复方法，其特征在于，所述时钟信号信息还包括到达时钟差值，所述到达时钟差值为时钟路径的实际时钟差值与共同路径悲观消除值的和，所述实际时钟差值为时钟路径的实际到达时钟信号的上升沿延时和下降沿延时的差异绝对值，所述违例特征包括第二违例特征值；

4.根据权利要求3所述的最小脉冲宽度修复方法，其特征在于，所述时钟信号还包括违例路径上的相关线的串扰值，所述相关线为标准单元的端口间的连接线，违例特征包括第三违例特征值；

5.根据权利要求4所述的最小脉冲宽度修复方法，其特征在于，所述生成各所述违例路径的第三指导信息的步骤，包括：将预设的转换时间修复策略，作为各违例路径的第三指导信息；其中，所述转换时间修复策略包括加严设计约束中的最大时钟转换时间和时钟树综合阶段的最大时钟线长的约束；

6.根据权利要求4所述的最小脉冲宽度修复方法，其特征在于，在所述判断所述第三违例特征值是否大于预设的可修复上限值的步骤之后，所述方法还包括：

7.根据权利要求6所述的最小脉冲宽度修复方法，其特征在于，所述对每条所述违例路径采用至少一种预设修复策略，得到修复脚本的步骤，包括：

8.根据权利要求7所述的最小脉冲宽度修复方法，其特征在于，所述违例报告还包括违例路径上的各标准单元的相关线的延时差异值，所述延时差异值为标准单元的上升沿延时和下降沿延时间的差异绝对值；

9.根据权利要求8所述的最小脉冲宽度修复方法，其特征在于，所述的选择至少一种所述可用策略生成修复脚本的步骤，包括：

10.根据权利要求2所述的最小脉冲宽度修复方法，其特征在于，所述根据所述违例路径的所述输入时钟差值、所述不确定因子和所述预期值，得到第一违例特征值的步骤，包括：

11.一种最小脉冲宽度修复装置，其特征在于，包括违例获取模块、违例判断模块和违例修复模块；

12.一种电子设备，其特征在于，包括处理器和存储器，所述存储器存储有能够被所述处理器执行的计算机程序，所述处理器可执行所述计算机程序以实现如权利要求1至10中任一项所述的最小脉冲宽度修复方法。

13.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至10中任一项所述的最小脉冲宽度修复方法。

技术总结
本发明提出一种最小脉冲宽度修复方法、装置、电子设备及存储介质，属于集成电路技术领域，方法包括：获取待测流程的静态时序分析阶段生成的违例报告；根据违例报告，判断待测流程是否存在最小脉冲宽度违例；若是，则依据各违例路径的时钟信号信息，选择芯片后端设计流程的一个设计阶段作为修复迭代阶段，并生成修复指导信息，以指示从修复迭代阶段进行芯片后端设计流程的迭代，并在修复迭代阶段应用修复指导信息。如此，对芯片后端设计过程中的最小脉冲宽度违例进行自动化修复，大大减轻了对经验的依赖，提高修复速度。同时，针对性地从导致违例的设计阶段进行修复，极大地提高了修复的精确性和修复效率。

技术研发人员：请求不公布姓名,请求不公布姓名,请求不公布姓名,请求不公布姓名,请求不公布姓名
受保护的技术使用者：成都电科星拓科技有限公司
技术研发日：
技术公布日：2024/9/23