半导体结构及其形成方法与流程

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、金属-氧化物-金属(metal-oxdie-metal，mom)电容器是许多混合信号射频集成电路(rfic)中，例如类比频率调谐电路、交换式电容器电路(switched capacitorcircuits)、滤波器、共振器(resonator)、上调变(up-conversion)与下调变(down-conversion)混合器以及类比/数位转换器(a/d converters)等等，为相当关键的元件，起到内部匹配(inter-matching)作用，可以大大优化rfic的性能。

2、但是，金属-氧化物-金属(metal-oxdie-metal，mom)电容器结构的性能仍有待提高。

技术实现思路

1、本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于提高电容器的高频滤波作用，进而提高半导体结构的工作性能。

2、为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；第一电极层，位于基底上，第一电极层包括第一梳柄部以及与第一梳柄部相连且并列排列的多个第一梳齿部，第一梳柄部的一端用于接入输入信号、另一端用于接入输出信号；第二电极层，位于基底上并与第一电极层位于同层，第二电极层包括第二梳柄部、以及与第二梳柄部相连且并列排布的多个第二梳齿部，第二梳齿部与第一梳齿部交叉平行设置，第二梳柄部用于接地。

3、可选的，第一梳柄部的两侧均有与其相连的多个第一梳齿部；第二电极层位于第一梳柄部的两侧，且每一侧的第二电极层的第二梳齿部与同侧的第一梳齿部交叉平行设置。

4、可选的，半导体结构还包括：介电层，位于基底上，介电层包括第一介电层和位于第一介电层顶部的第二介电层，第二介电层与第一介电层之间具有刻蚀选择比；第一电极层和第二电极层均位于第二介电层中，且第一电极层和第二电极层位于第一介电层的顶面。

5、可选的，沿第一梳齿部的排布方向，相邻第一梳齿部和第二梳齿部之间的间距为10nm至30nm。

6、可选的，沿第二梳齿部的排布方向，位于最外侧的第二梳齿部的宽度大于等于剩余第二梳齿部的宽度。

7、可选的，半导体结构还包括：第一通孔互连结构，位于第一梳柄部顶部并与第一梳柄部电连接，第一通孔互连结构包括分别位于第一梳柄部两端的第一子通孔互连结构和第二子通孔互连结构，第一子通孔互连结构用于接入输入信号，第二子通孔互连结构用于接入输出信号；第二通孔互连结构，位于第二梳柄部顶部并与第二梳柄部电连接，第二通孔互连结构用于接地。

8、可选的，第一电极层的材料与第二电极层的材料相同。

9、可选的，第一电极层的材料包括铝、铜、氮化钛、钴和氮化钽中的一种或多种；第二电极层的材料包括铝、铜、氮化钛、钴和氮化钽中的一种或多种。

10、相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，基底包括电容区；在电容区的基底上形成第一电极层，第一电极层包括第一梳柄部以及与第一梳柄部相连且并列排布的多个第一梳齿部，第一梳柄部的一端用于接入输入信号、另一端用于接入输出信号；在电容区的基底上形成第二电极层，第二电极层与第一电极层位于同层，且第二电极层包括第二梳柄部、以及与第二梳柄部相连且并列排布的多个第二梳齿部，第二梳齿部与第一梳齿部交叉平行设置，第二梳柄部用于接地。

11、可选的，在形成第一电极层的步骤中，第一梳柄部的两侧均有与其相连的多个第一梳齿部；在形成第二电极层的步骤中，第二电极层位于第一梳柄部的两侧，且每一侧的第二电极层的第二梳齿部与同侧的第一梳齿部交叉平行设置。

12、可选的，提供基底的步骤中，基底上形成有介电层，介电层包括第一介电层和位于第一介电层顶部的第二介电层，第二介电层与第一介电层之间具有刻蚀选择比；在基底上形成第一电极层的步骤中，在第二介电层中形成位于第一介电层的顶面的第一电极层；在基底上形成第二电极层的步骤中，在第二介电层中形成位于第一介电层的顶面的第二电极层。

13、可选的，提供基底的步骤中，基底上形成有介电层；形成第一电极层和第二电极层的步骤包括：在介电层中形成第一电极槽和第二电极槽，第一电极槽包括第一梳柄槽以及与第一梳柄槽相连且并列排布的多个第一梳齿槽，第二电极槽包括第二梳柄槽以及与第二梳柄槽相连且并列排布的多个梳齿槽，第二梳齿槽与第一梳齿槽交叉平行设置；在第一电极槽和第二电极槽中形成导电材料，其中，位于第一电极槽中的导电材料用于作为第一电极，包括位于第一梳柄槽中的第一梳柄部以及位于第一梳齿槽中的第一梳齿部，位于第二电极槽中的导电材料用于作为第二电极，包括位于第二梳柄槽中的第二梳柄部以及位于第二梳齿槽中的第二梳齿部。

14、可选的，提供基底的步骤中，介电层的顶部还形成有图形传递层，沿平行于图形传递层表面的方向，图形传递层包括电容区；形成第一电极槽和第二电极槽的步骤包括：在电容区的内部，形成位于图形传递层中的多个间隔平行排布的第一梳齿掩膜开口；在图形传递层中形成穿过电容区的第一梳柄掩膜开口，第一梳柄掩膜开口与多个第一梳齿掩膜开口相连通；在第一梳柄掩膜开口的侧壁和第一梳齿掩膜开口的侧壁形成掩膜侧墙层；形成掩膜侧墙层之后，去除电容区内的剩余图形传递层，以形成多个间隔平行排布且与第一梳齿掩膜开口交叉平行设置的第二梳齿掩膜开口，以及位于第一梳齿掩膜开口远离第一梳柄掩膜开口的一侧且与第二梳齿掩膜开口相连通的第二梳柄掩膜开口，第二梳齿掩膜开口以及第二梳柄掩膜开口均通过掩膜侧墙层与第一梳齿掩膜开口相间隔；以掩膜侧墙层和剩余图形传递层为掩膜，沿第一梳柄掩膜开口、第一梳齿掩膜开口、第二梳柄掩膜开口以及第二梳齿掩膜开口对介电层进行图形化处理，在介电层中形成第一电极槽和第二电极槽。

15、可选的，在电容区的内部，形成位于图形传递层中的多个间隔平行排布的第一梳齿掩膜开口之后，在图形传递层中形成穿过多个第一梳齿掩膜开口的第一梳柄掩膜开口。

16、可选的，图形传递层的材料包括无定型硅。

17、可选的，在图形传递层的电容区内，形成位于图形传递层中的多个间隔平行排布的第一梳齿掩膜开口之前，还包括：对电容区的图形传递层进行掺杂处理，用于使电容区中的图形传递层与电容区外侧的图形传递层之间具有刻蚀选择比；去除电容区内的剩余图形传递层的步骤包括：利用电容区中的牺牲层与电容区外侧的牺牲层之间的刻蚀选择比，去除电容区内的剩余图形传递层。

18、可选的，去除电容区内的剩余图形传递层的工艺包括湿法刻蚀工艺。

19、可选的，电容区内的图形传递层与电容区外侧的图形传递层之间的刻蚀选择比大于120：1。

20、可选的，对电容区的图形传递层进行掺杂处理的离子包括c、b和p中的一种或多种。

21、可选的，形成第一电极层和第二电极层之后，半导体结构的形成方法还包括：在第一梳柄部的顶部形成第一通孔互连结构，第一通孔互连结构与第一梳柄部电连接，第一通孔互连结构包括分别位于第一梳柄部两端的第一子通孔互连结构和第二子通孔互连结构，第一子通孔互连结构用于接入输入信号，第二子通孔互连结构用于接入输出信号；在第二梳柄部的顶部形成第二通孔互连结构，第二通孔互连结构与第二梳柄部电连接，第二通孔互连结构用于接地。

22、与现有技术相比，本发明实施例的技术方案具有以下优点：

23、本发明实施例提供的半导体结构中，第一电极层包括第一梳柄部以及与第一梳柄部相连的多个第一梳齿部，第一梳柄部的一端用于接入输入信号、另一端用于接入输出信号，第二电极层包括第二梳柄部以及与第二梳柄部相连的多个第二梳齿部，第二梳齿部与第一梳齿部交叉平行设置，第二梳柄部用于接地；本发明实施例中，第一梳齿部和第二梳齿部构成电容器，通过第一梳柄部的一端用于接入信号输入、另一端用于接入信号输出，将第一梳齿部作为电容器的电极板的同时，还将第一梳齿部连入电路中，使得第一电极层和第二电极层构成三端电容器，有利于降低电容器的接地电感，从而有利于提高电容器的高频滤波作用，而且，通过第一梳柄部的一端接入输入信号、另一端接入输出信号构成的电连接的引线，电流从输入端(input)流入，从输出端(output)流出，并穿过mom电容器，从而利用了引线电感，构成了一个t型低通滤波器，进而提高半导体结构的工作性能。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述第一梳柄部的两侧均有与其相连的多个所述第一梳齿部；

3.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：介电层，位于所述基底上，所述介电层包括第一介电层和位于所述第一介电层顶部的第二介电层，所述第二介电层与第一介电层之间具有刻蚀选择比；

4.如权利要求1所述的半导体结构，其特征在于，沿所述第一梳齿部的排布方向，相邻所述第一梳齿部和第二梳齿部之间的间距为10nm至30nm。

5.如权利要求1所述的半导体结构，其特征在于，沿所述第二梳齿部的排布方向，位于最外侧的所述第二梳齿部的宽度大于等于剩余所述第二梳齿部的宽度。

6.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第一通孔互连结构，位于所述第一梳柄部顶部并与所述第一梳柄部电连接，所述第一通孔互连结构包括分别位于所述第一梳柄部两端的第一子通孔互连结构和第二子通孔互连结构，所述第一子通孔互连结构用于接入输入信号，所述第二子通孔互连结构用于接入输出信号；

7.如权利要求1所述的半导体结构，其特征在于，所述第一电极层的材料与第二电极层的材料相同。

8.如权利要求1所述的半导体结构，其特征在于，所述第一电极层的材料包括铝、铜、氮化钛、钴和氮化钽中的一种或多种；

9.一种半导体结构的形成方法，其特征在于，包括：

10.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述第一电极层的步骤中，所述第一梳柄部的两侧均有与其相连的多个所述第一梳齿部；

11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底上形成有介电层，所述介电层包括第一介电层和位于所述第一介电层顶部的第二介电层，所述第二介电层与第一介电层之间具有刻蚀选择比；

12.如权利要求9～11中任一项所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底上形成有介电层；形成所述第一电极层和第二电极层的步骤包括：在所述介电层中形成第一电极槽和第二电极槽，所述第一电极槽包括第一梳柄槽以及与所述第一梳柄槽相连且并列排布的多个第一梳齿槽，所述第二电极槽包括第二梳柄槽以及与所述第二梳柄槽相连且并列排布的多个梳齿槽，所述第二梳齿槽与所述第一梳齿槽交叉平行设置；

13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述介电层的顶部还形成有图形传递层，沿平行于所述图形传递层表面的方向，所述图形传递层包括电容区；

14.如权利要求13所述的半导体结构的形成方法，其特征在于，在所述电容区的内部，形成位于所述图形传递层中的多个间隔平行排布的第一梳齿掩膜开口之后，在所述图形传递层中形成穿过多个所述第一梳齿掩膜开口的第一梳柄掩膜开口。

15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述图形传递层的材料包括无定型硅。

16.如权利要求13所述的半导体结构的形成方法，其特征在于，在所述图形传递层的电容区内，形成位于所述图形传递层中的多个间隔平行排布的第一梳齿掩膜开口之前，还包括：对所述电容区的图形传递层进行掺杂处理，用于使所述电容区中的图形传递层与所述电容区外侧的图形传递层之间具有刻蚀选择比；

17.如权利要求16所述的半导体结构的形成方法，其特征在于，去除所述电容区内的剩余图形传递层的工艺包括湿法刻蚀工艺。

18.如权利要求16所述的半导体结构的形成方法，其特征在于，所述电容区内的图形传递层与所述电容区外侧的图形传递层之间的刻蚀选择比大于120：1。

19.如权利要求16所述的半导体结构的形成方法，其特征在于，对所述电容区的图形传递层进行掺杂处理的离子包括c、b和p中的一种或多种。

20.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述第一电极层和第二电极层之后，所述半导体结构的形成方法还包括：在所述第一梳柄部的顶部形成第一通孔互连结构，所述第一通孔互连结构与所述第一梳柄部电连接，所述第一通孔互连结构包括分别位于所述第一梳柄部两端的第一子通孔互连结构和第二子通孔互连结构，所述第一子通孔互连结构用于接入输入信号，所述第二子通孔互连结构用于接入输出信号；在所述第二梳柄部的顶部形成第二通孔互连结构，所述第二通孔互连结构与所述第二梳柄部电连接，所述第二通孔互连结构用于接地。

技术总结
一种半导体结构及其形成方法，结构包括：基底；第一电极层，位于所述基底上，所述第一电极层包括第一梳柄部以及与第一梳柄部相连且并列排列的多个第一梳齿部，所述第一梳柄部的一端用于接入输入信号、另一端用于接入输出信号；第二电极层，位于所述基底上并与所述第一电极层位于同层，所述第二电极层包括第二梳柄部、以及与第二梳柄部相连且并列排布的多个第二梳齿部，所述第二梳齿部与第一梳齿部交叉平行设置，所述第二梳柄部用于接地。本发明有利于提高电容器的高频滤波作用，进而提高半导体结构的工作性能。

技术研发人员：吴轶超,金吉松
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
技术研发日：
技术公布日：2024/9/23