半导体装置、包括其的电子系统及其制造方法与流程

本发明构思涉及半导体装置和包括该半导体装置的电子系统。

背景技术：

1、半导体装置已经被高度集成以满足客户要求的高性能和低制造成本。因为半导体装置的集成度是决定产品价格的重要因素，所以日益要求高集成度。典型的二维半导体装置或平面半导体装置的集成度主要由单位存储器单元所占据的面积决定，使得其极大地受到用于形成精细图案的技术水平的影响。然而，增加图案精细度所需的极其昂贵的处理设备可能对增加二维半导体装置或平面半导体装置的集成度设置实际限制。因此，已经提出了具有三维布置的存储器单元的三维半导体装置。

技术实现思路

1、本发明构思的一些示例实施例提供具有增加的电特性的半导体装置。

2、根据本发明构思的一些示例实施例，半导体装置可包括：衬底，其具有第一区和位于从第一区起的第一方向上的第二区；堆叠结构，其包括竖直地并且交替地堆叠在衬底上的电极图案和电介质图案；多个沟道，其竖直地穿透第一区上的堆叠结构；覆盖堆叠结构的平坦化的电介质层；以及平坦化的电介质层上的多个布线图案。电介质图案中的每一个可包括第一区上的第一电介质图案；以及第二区上的第二电介质图案。第二电介质图案中的每一个可包括第一子电介质图案；以及第二子电介质图案，其在第二方向上与第一子电介质图案连接，第二方向与第一方向交叉。第一子电介质图案的介电常数可大于第一电介质图案的介电常数和第二子电介质图案的介电常数。

3、根据本发明构思的一些示例实施例，半导体装置可包括：衬底，其包括单元阵列区和位于从单元阵列区起的第一方向上的连接区，其中，单元阵列区具有第一区和位于从第一区起的第二方向上的第二区，第二方向与第一方向正交；堆叠结构，其包括竖直地堆叠在衬底上的电极图案、第一区上的电极图案之间的第一电介质图案、以及第二区上的电极图案之间的第二电介质图案，堆叠结构在第一方向上的端部具有台阶式结构；多个沟道，其竖直地穿透第一区上的堆叠结构；多个竖直结构，其竖直地穿透第二区上的堆叠结构；覆盖堆叠结构的平坦化的电介质层；连接区上的多个贯穿插塞，贯穿插塞穿透平坦化的电介质层并且连接到电极图案；以及平坦化的电介质层上的多个布线图案，布线图案中的每一个将两个贯穿插塞彼此连接。第一电介质图案可包括与第二电介质图案的材料不同的材料。

4、根据本发明构思的一些示例实施例，电子系统可包括半导体装置，半导体装置包括：包括单元阵列区和连接区的衬底；包括竖直地并且交替地堆叠在衬底上并在连接区上具有台阶式结构的电极图案的堆叠结构；竖直地穿透单元阵列区上的堆叠结构的多个沟道；覆盖堆叠结构的平坦化的电介质层；以及电连接到外围电路的输入/输出焊盘；以及控制器，其通过输入/输出焊盘电连接到半导体装置，该控制器控制半导体装置。多个第一电介质图案可对应地设置在单元阵列区的第一区上的电极图案之间。多个第二电介质图案可对应地设置在单元阵列区的第二区上的电极图案之间。多个第三电介质图案可对应地设置在连接区上的电极图案之间。第二电介质图案可包括与第一电介质图案的材料不同并且与第三电介质图案的材料不同的材料。第二电介质图案中的每一个可水平地连接到第三电介质图案中的一个。第二电介质图案与第三电介质图案之间的界面可随着界面更靠近衬底而在一个方向上变得更远离连接区。该方向可从连接区指向单元阵列区。

5、根据本发明构思的一些示例实施例，制造半导体装置的方法可包括：提供具有单元阵列区和连接区的衬底；在衬底上形成其中牺牲层和电介质层被交替地堆叠的薄层结构；对连接区上具有台阶式结构的薄层结构执行修整工艺；在衬底上形成覆盖薄层结构的掩埋电介质层；在单元阵列区上形成竖直地穿透薄层结构的多个第一竖直孔；利用第一竖直孔以多个电极替换薄层结构的牺牲层；在单元阵列区的第一区上形成竖直地穿透薄层结构的多个沟道；在单元阵列区的第二区上形成竖直地穿透薄层结构的多个第二竖直孔；使用第二竖直孔以多个高k电介质图案替换电介质层的在第二区上的部分；以及在连接区上形成多个竖直地穿透掩埋电介质层并连接到电极的端部的贯穿插塞。

技术特征：

1.一种半导体装置，包括：

2.如权利要求1所述的半导体装置，其中，所述第一电介质图案和所述第二子电介质图案包括相同的材料。

3.如权利要求2所述的半导体装置，其中，

4.如权利要求1所述的半导体装置，其中，所述第一子电介质图案与所述第二子电介质图案之间的界面垂直于所述衬底的顶表面。

5.如权利要求1所述的半导体装置，其中，所述第一子电介质图案和所述第二子电介质图案之间的界面在所述第二方向上弯曲。

6.如权利要求1所述的半导体装置，其中，随着所述第一子电介质图案和所述第二子电介质图案之间的界面更靠近所述衬底，所述界面在与所述第二方向相反的方向上变得更远离连接区。

7.如权利要求1所述的半导体装置，其中，

8.如权利要求7所述的半导体装置，其中，电容器由所述电极图案中的两个电极图案和在所述两个电极图案之间的电介质图案构成，所述两个电极图案连接到所述两个贯穿插塞。

9.如权利要求7所述的半导体装置，还包括在所述第二区上的多个竖直结构，所述多个竖直结构竖直地穿透所述连接区上的所述堆叠结构，

10.如权利要求1所述的半导体装置，其中，

11.如权利要求10所述的半导体装置，还包括竖直地穿透所述第二区上的所述堆叠结构的多个竖直结构，

12.一种半导体装置，包括：

13.如权利要求12所述的半导体装置，其中，

14.如权利要求13所述的半导体装置，其中，在所述单元阵列区和所述连接区之间的边界上，所述第二电介质图案中的一个第二电介质图案与所述第三电介质图案中的一个第三电介质图案水平地接触。

15.如权利要求14所述的半导体装置，其中，所述第二电介质图案和所述第三电介质图案之间的界面垂直于所述衬底的顶表面。

16.如权利要求14所述的半导体装置，其中，所述第二电介质图案和所述第三电介质图案之间的界面在所述第一方向上弯曲。

17.如权利要求14所述的半导体装置，其中，随着所述第二电介质图案和所述第三电介质图案之间的界面更靠近所述衬底，所述界面在与所述第一方向相反的方向上变得更远离所述连接区。

18.如权利要求12所述的半导体装置，其中，所述第二电介质图案的介电常数大于所述第一电介质图案的介电常数。

19.如权利要求18所述的半导体装置，其中，

20.一种电子系统，包括：

技术总结
公开了半导体装置和电子系统。半导体装置可包括具有第一区和第二区的衬底、包括电极图案和电介质图案的堆叠结构、竖直地穿透第一区上的堆叠结构的沟道、覆盖堆叠结构的平坦化的电介质层、以及平坦化的电介质层上的布线图案。电介质图案包括第一区上的第一电介质图案和第二区上的第二电介质图案。第二电介质图案包括第一子电介质图案和第二子电介质图案。第一子电介质图案的介电常数大于第一电介质图案的介电常数和第二子电介质图案的介电常数。

技术研发人员：李雅凛,梁宇成,具池谋,成锡江
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/9/23