高电子迁移率晶体管及其制造方法与流程

本发明涉及一种用于化合物半导体，例如:高电子迁移率晶体管(hemt)的低欧姆接触制造方法，特别涉及一种借由源极欧姆接触凹陷与漏极欧姆接触凹陷扩展侧壁部与底部周围跟通道层间界面的电子传输区域，以改善高电子迁移率晶体管的接触电阻及其制造方法。

背景技术：

1、具有p型氮化镓(gan)掺杂层的高电子迁移率晶体管(hemt)是高功率与高频率设备中最常见的商用高电子迁移率晶体管。为了持续改善高功率与高频率设备的效能，低导通电阻参数(ron parameter)变得越来越重要。凹陷的源极/漏极接触结构被广泛应用于无金制程(au-free process)之氮化镓(gan)高电子迁移率晶体管。研究显示，仅源极/漏极区域的侧壁(sidewall)会提供电子传输。然而，在某些现有技术，如:us7,432,142b2与us 9,634,107 b2，因源极/漏极底部(bottom)接触ugan，而ugan不仅电阻高(高于1e6 ohm)，同时也缺少在源极/漏极底部(bottom)与ugan间之介面之二维电子气(2deg)形成电子传输路径。据此，us 7,432,142 b2与us 9,634,107 b2不仅无法在源极/漏极接触区域底部提供足够的电子传输路径，亦不能降低导通电阻参数(ron parameter)，也不能改善高电子迁移率晶体管的接触电阻(contact resistance)。

技术实现思路

1、本发明的一目的为提供一种高电子迁移率晶体管，其在源极欧姆接触凹陷和漏极欧姆接触凹陷的侧壁部分和底部部分的界面周围具有扩展的电子传输区域，以改善高电子迁移率晶体管的接触电阻。

2、本发明的另一目的为提供一种高电子迁移率晶体管的形成方法，以提供一种高电子迁移率晶体管，其源极欧姆接触凹陷与漏极欧姆接触凹陷的侧壁部与底部的界面周围具有扩展电子传输区域，以改善高电子迁移率晶体管的接触电阻。

3、为达成上述目的，本发明提供一种高电子迁移率晶体管，其包括基板、通道层、阻障层、栅极结构、源极欧姆接触凹陷、漏极欧姆接触凹陷、电子传输区域、源极欧姆接触与漏极欧姆接触。通道层位于基板上。阻障层位于通道层上。栅极结构位于阻障层上。除了栅极结构下方的界面之外，电子传输区域还形成在阻障层和通道层之间的界面。源极欧姆接触凹陷与漏极欧姆接触凹陷进入阻障层，其中每个源极欧姆接触凹陷与漏极欧姆接触凹陷具有底部与侧壁部。无掺杂层覆盖阻障层、栅极结构、源极欧姆接触凹陷与漏极欧姆接触凹陷，借此增强底部下方的二维电子气体(2deg)的极化。源极欧姆接触与漏极欧姆接触，分别覆盖源极欧姆接触凹陷与漏极欧姆接触凹陷。

4、为达成上述目的，本发明另提供一种高电子迁移率晶体管的制造方法，其中该方法包括下列步骤：在基板上形成通道层；在通道层上形成阻障层；在阻障层上定义栅极结构，借此除了栅极结构下方的界面之外，在阻障层与该通道层的界面处形成电子传输区域；定义源极欧姆接触凹陷与漏极欧姆接触凹陷，其中每个源极欧姆接触凹陷与漏极欧姆接触凹陷具有底部与侧壁部；沉积无掺杂层覆盖阻障层、栅极结构、源极欧姆接触凹陷与漏极欧姆接触凹陷，借此增强底部下方二维电子气体(2deg)的极化；以及，沉积源极欧姆接触与漏极欧姆接触覆盖源极欧姆接触凹陷与漏极欧姆接触凹陷。

5、本发明的高电子迁移率晶体管与高电子迁移率晶体管制造方法的优点如下：本发明的高电子迁移率晶体管的导通电阻(ron)可进一步降低；本发明的高电子迁移率晶体管的侧壁部与底部的几何形状扩大了电子传输区域，借此改善源极接触电阻与漏极接触电阻。本发明的制造方法也解决了制造高电子迁移率晶体管时的工艺控制能力的问题。扩展的电子传输区域亦能增强二维电子气(2deg)的极化，使电子更容易传输。本发明的实施例揭示蚀刻穿过阻障层(algan)并进入通道层，故不需控制超低的蚀刻速率、不用保留阻障层厚度(barrier thickness)、亦不需考量热预算(thermal budget)。

6、本发明使用无掺杂层(an un-doped nitride base)来重建源极欧姆接触凹陷与漏极欧姆接触凹陷的侧壁部与底部周围与通道层之间的界面的电子传输区域；二维电子气(2deg)存在于无掺杂层与通道层(ugan)之间的界面。借由无掺杂层重新建立源极欧姆接触凹陷与漏极欧姆接触凹陷的侧壁部与底部周围与通道层之间的界面的电子传输区域，二维电子气(2deg)提供更多源极欧姆接触凹陷与漏极欧姆接触凹陷的侧壁部与底部的电子传输通道，以降低接触电阻。

7、以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

技术特征：

1.一种高电子迁移率晶体管的制造方法，包括：

2.如权利要求1所述的制造方法，其特征在于，该侧壁部及该底部为弧形、矩形、梯形或u形。

3.如权利要求1所述的制造方法，其特征在于，该无掺杂层为氮化镓层、氮化铝层、氮化铝镓层、氮化铟铝镓层、高比例含铝分层或氮化铝/氮化铝镓组合层。

4.如权利要求1所述的制造方法，其特征在于，该侧壁部及该底部皆位于该阻障层内，且该底部的表面与该通道层的表面之间的距离为0.5nm至10nm。

5.如权利要求1所述的制造方法，其特征在于，借由蚀刻穿过该阻障层并进入该通道层以定义该源极欧姆接触凹陷与该漏极欧姆接触凹陷，且该无掺杂层还覆盖该通道层，借此于该源极欧姆接触凹陷的该底部及该侧壁部周围、该漏极欧姆接触凹陷的该底部及该侧壁部周围与该通道层之间的该界面重新建立该电子传输区域。

6.如权利要求5所述的制造方法，其特征在于，该源极欧姆接触凹陷及该漏极欧姆接触凹陷的深度范围为0.5nm至该通道层的深度与该阻障层的深度之总和的一半。

7.如权利要求5所述的制造方法，其特征在于，在该阻障层定义该源极欧姆接触凹陷与该漏极欧姆接触凹陷前，该方法还包括：

8.如权利要求7所述的制造方法，其特征在于，该源极欧姆接触凹陷的深度与该漏极欧姆接触凹陷的深度范围为0.5nm至该通道层的深度与该阻障层的深度之总和的一半。

9.如权利要求5所述的制造方法，其特征在于，在形成该源极欧姆接触与该漏极欧姆接触前，该方法包括：

10.如权利要求1所述的制造方法，其特征在于，该无掺杂层的厚度范围为0.5nm至30nm。

11.一种高电子迁移率晶体管，其特征在于，包括：

12.如权利要求11所述的高电子迁移率晶体管，其特征在于，该侧壁部与该底部为弧形、矩形、梯形、或u形。

13.如权利要求11所述的高电子迁移率晶体管，其特征在于，该无掺杂层为氮化镓层、氮化铝层、氮化铝镓层、氮化铟铝镓层、高比例含铝分层、或氮化铝/氮化铝镓组合层，该无掺杂层的厚度范围为0.5nm至30nm。

14.如权利要求11所述的高电子迁移率晶体管，其特征在于，该侧壁部及该底部皆位于该阻障层内，且该底部的表面与该通道层的表面之间的距离为0.5nm至10nm。

15.如权利要求11所述的高电子迁移率晶体管，其特征在于，该无掺杂层覆盖该通道层，借由蚀刻穿过该阻障层并进入该通道层以定义该源极欧姆接触凹陷与该漏极欧姆接触凹陷，借此于该源极欧姆接触凹陷的该底部及该侧壁部周围、该漏极欧姆接触凹陷的该底部及该侧壁部周围与该通道层之间的该界面重新建立该电子传输区域。

16.如权利要求15所述的高电子迁移率晶体管，其特征在于，该源极欧姆接触凹陷的深度与该漏极欧姆接触凹陷的深度范围为0.5nm至该通道层的深度与该阻障层的深度之总和的一半。

17.如权利要求15所述的高电子迁移率晶体管，其特征在于，还包括一介电层，其位于该无掺杂层与该阻障层之间。

18.如权利要求17所述的高电子迁移率晶体管，其特征在于，该源极欧姆接触凹陷的厚度与该漏极欧姆接触凹陷的厚度范围为0.5nm至该通道层的深度与该阻障层的深度之总和的一半。

19.如权利要求15所述的高电子迁移率晶体管，其特征在于，还包括一n型氮化物基层或一p型氮化物基层，其覆盖该源极欧姆接触凹陷与该漏极欧姆接触凹陷。

20.如权利要求19所述的高电子迁移率晶体管，其特征在于，该源极欧姆接触与该漏极欧姆接触皆沉积在该n型氮化物基层、或该p型氮化物基层。

技术总结
一种高电子迁移率晶体管及其制造方法，该方法包括：在基板上形成通道层；在通道层上形成阻障层；在阻障层上定义栅极结构；定义源极欧姆接触凹陷与漏极欧姆接触凹陷，其中每个源极欧姆接触凹陷与漏极欧姆接触凹陷具有底部与侧壁部；沉积无掺杂层覆盖通道层、阻障层、栅极结构、源极欧姆接触凹陷与漏极欧姆接触凹陷，以在源极欧姆接触凹陷和漏极欧姆接触凹陷的底部和侧壁部周围的界面处重建二维电子气(2DEG)，以增强电子传输能力降低欧姆接触电阻。

技术研发人员：何伟誌
受保护的技术使用者：英属开曼群岛商海珀电子股份有限公司
技术研发日：
技术公布日：2024/9/23