存储器系统及其存储器访问接口装置与操作方法与流程

背景技术：

1、当存储器装置如低功耗双倍数据率同步动态随机存取存储器(low-power doubledata rate synchronous dynamic random access memory；lpddr sdram，后简称lpddr)装置被大量制造时，各存储器装置对应的参数可能因为不同的装置在制程以及封装的过程有所差异或是这些装置所设置的印刷电路板的不同，而互不相同。

2、存储器装置的参数，特别是关于访问信息的定时的参数，对于数据的访问有相当大的影响。如果在这些存储器装置中均设置同样的定时参数，装置的良率将下降。因此，这些装置需要经过训练程序的进行，来获得这些访问信息的较佳定时参数，进而维持这些存储器装置在数据访问上的正确性。

技术实现思路

1、鉴于先前技术的问题，本发明的目的在于提供一种存储器系统及其存储器访问接口装置与操作方法，以改善先前技术。

2、本发明包括一种存储器访问接口装置，包括：时钟产生电路、发送电路、接收电路以及信号训练电路。信号训练电路配置为：对于训练模式中的训练程序中的多个循环(loop)的其中之一循环，产生训练数据信号以及训练数据选通(data strobe)信号，以使发送电路选择训练数据信号以及训练数据选通信号作为输出数据信号以及输出数据选通信号，根据多个定时参考信号发送至存储器装置，其中定时参考信号各具有相位，且根据时钟产生电路产生；从接收电路接收读取数据信号，其中接收电路接收由存储器装置产生的回传数据信号以及回传数据选通信号，据以产生读取数据信号；将训练数据信号的信号内容与读取数据信号进行比较，以产生比较结果，其中比较结果用以显示读取数据信号是否与训练数据信号的信号内容相符；存储比较结果；以及控制时钟产生电路调整定时参考信号其中之一相位为多个待测相位其中之一，以执行训练程序中的循环的新循环，其中调整相位用以进一步调整训练数据信号以及训练数据选通信号其中之一的定时。

3、本发明另包括一种存储器系统，包括：存储器访问控制器、存储器装置以及存储器访问接口装置。存储器访问接口装置电耦合于存储器访问控制器，且包括：时钟产生电路、发送电路、接收电路以及信号训练电路。信号训练电路配置为在训练模式中执行训练程序，其中训练程序包括：对于训练模式中的训练程序中的多个循环的其中之一循环，产生训练数据信号以及训练数据选通信号，以使发送电路选择训练数据信号以及训练数据选通信号作为输出数据信号以及输出数据选通信号，根据多个定时参考信号发送至存储器装置，其中定时参考信号各具有相位，且根据时钟产生电路产生；从接收电路接收读取数据信号，其中接收电路接收由存储器装置产生的回传数据信号以及回传数据选通信号，据以产生读取数据信号；将训练数据信号的信号内容与读取数据信号进行比较，以产生比较结果，其中比较结果用以显示读取数据信号是否与训练数据信号的信号内容相符；存储比较结果；以及控制时钟产生电路调整定时参考信号其中之一相位为多个待测相位其中之一，以执行训练程序中的循环的新循环，其中调整相位用以进一步调整训练数据信号以及训练数据选通信号其中之一的定时。

4、本发明尚包括一种存储器访问接口装置操作方法，包括：对于训练模式中的训练程序中的多个循环的其中之一循环，由存储器访问接口装置的信号训练电路产生训练数据信号以及训练数据选通信号，以使存储器访问接口装置的发送电路选择训练数据信号以及训练数据选通信号作为输出数据信号以及输出数据选通信号，根据多个定时参考信号发送至存储器装置，其中定时参考信号各具有相位，且根据存储器访问接口装置的时钟产生电路产生；由信号训练电路从存储器访问接口装置的接收电路接收读取数据信号，其中接收电路接收由存储器装置产生的回传数据信号以及回传数据选通信号，据以产生读取数据信号；由信号训练电路将训练数据信号的信号内容与读取数据信号进行比较，以产生比较结果，其中比较结果用以显示读取数据信号是否与训练数据信号的信号内容相符；由信号训练电路存储比较结果；以及由信号训练电路控制时钟产生电路调整定时参考信号其中之一相位为多个待测相位其中之一，以执行训练程序中的循环的新循环，其中调整相位用以进一步调整训练数据信号以及训练数据选通信号其中之一的定时。

5、有关本案的特征、实作与功效，现配合附图作较佳实施例详细说明如下。

技术特征：

1.一种存储器访问接口装置，包括：

2.根据权利要求1所述的存储器访问接口装置，其中所述多个定时参考信号包括对应所述训练数据信号的数据时钟信号以及对应所述训练数据选通信号的数据选通时钟信号，其中所述数据时钟信号以及所述数据选通时钟信号是由所述时钟产生电路提供，所述信号训练电路还配置为；

3.根据权利要求2所述的存储器访问接口装置，其中所述存储器访问接口装置被设置以操作在操作模式，以使所述发送电路在操作模式中，根据具有所述第一较佳时钟相位的所述未被选时钟信号以及具有所述第二较佳时钟相位的所述被选时钟信号，选择写入数据信号以及写入使能信号输出为所述输出数据信号以及所述输出数据选通信号。

4.根据权利要求3所述的存储器访问接口装置，还包括：

5.根据权利要求2所述的存储器访问接口装置，其中所述信号训练电路包括：

6.根据权利要求5所述的存储器访问接口装置，其中所述比较结果包括正缘结果以及负缘结果，且还选择性包括综合结果，且所述综合结果由对所述正缘结果以及所述负缘结果进行或逻辑运算产生。

7.根据权利要求1所述的存储器访问接口装置，其中所述信号训练电路还配置为在所述训练模式产生训练指令与地址信号，以使所述发送电路选择所述训练指令与地址信号作为输出指令与地址信号，并根据所述多个定时参考信号中的指令与地址时钟信号以及芯片选择时钟信号发送至所述存储器装置；以及

8.根据权利要求1所述的存储器访问接口装置，其中所述训练数据信号以及所述训练数据选通信号作为所述输出数据信号以及所述输出数据选通信号发送至所述存储器装置中具有默认深度的先进先出电路，以使所述接收电路从所述先进先出电路接收所述回传数据信号以及所述回传数据选通信号。

9.一种存储器系统，包括：

10.一种存储器访问接口装置操作方法，包括：

技术总结
一种存储器访问接口装置。信号训练电路配置为：对于训练模式中的训练程序中的循环，产生训练数据信号及训练数据选通信号作为输出数据信号及输出数据选通信号，以使发送电路根据定时参考信号发送至存储器装置；从接收电路接收根据存储器装置产生的回传数据信号及回传数据选通信号产生的读取数据信号；将训练数据信号的信号内容与读取数据信号进行比较，产生比较结果；存储比较结果；以及控制时钟产生电路调整定时参考信号其中之一的相位，进一步调整训练数据信号及训练数据选通信号其中之一的定时以执行新循环。

技术研发人员：蔡福钦,余俊锜,周格至,张志伟
受保护的技术使用者：瑞昱半导体股份有限公司
技术研发日：
技术公布日：2024/9/23