半导体器件的制作方法

本公开涉及一种半导体器件。

背景技术：

1、这里，公开了下面列出的技术。

2、[专利文献1]日本未审查专利申请公开号2006-319237

3、[专利文献2]日本未审查专利申请公开号2018-107296

4、专利文献1公开了一种半导体器件，其中布置在布线衬底上的端子与安装在布线衬底上的半导体芯片的电极经由导线彼此电连接。

5、专利文献2公开了一种半导体器件，其中分别连接到半导体芯片的电极的多个导线中的一个导线的颈部的弯曲角度大于多个导线中的其他导线的弯曲角度。

技术实现思路

1、例如，从改善半导体器件的性能的观点来看，期望的是，半导体芯片的电极与导线的连接部的连接可靠性高。本申请的发明人发现，与多个导线中的其他导线相比，与半导体芯片连接的多个导线中的位于特定位置处的导线的连接可靠性可能减小。

2、其他目的和新颖特征将从本说明书的描述和附图变得明显。

3、根据一个实施例的半导体器件包括：布线衬底，具有第一表面以及被布置在第一表面上的多个端子；半导体芯片，具有面对第一表面的第二表面、与第二表面相对的第三表面、以及被布置在第三表面上的多个电极；多个导线，分别将多个电极和多个端子彼此电连接；以及密封体，将半导体芯片、多个导线、以及布线衬底的第一表面密封。这里，半导体芯片被安装在布线衬底上。此外，多个电极包括沿着第三表面的第一边而布置的多个第一行电极。此外，多个导线中的任意导线与多个第一行电极连接。此外，多个第一行电极包括：第一端部电极，被布置在多个第一行电极的布置中的一个端部处；第二端部电极，被布置在多个第一行电极的布置中的另一个端部处；以及第一非端部电极，被布置在第一端部电极和第二端部电极之间。此外，多个端子包括第一端子和第二端子。此外，多个导线包括：第一导线，连接到第一端部电极和第一端子中的每一者；以及第二导线，连接到第一非端部电极和第二端子中的每一者。此外，第一导线的环路高度大于第二导线的环路高度。

4、根据上面的实施例，可以改善半导体器件的性能。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，

3.根据权利要求2所述的半导体器件，

4.根据权利要求2所述的半导体器件，

5.根据权利要求4所述的半导体器件，其中所述多个第二行导线中的每个第二行导线的所述环路高度彼此相等。

6.根据权利要求5所述的半导体器件，其中所述多个第二行导线中的每个第二行导线的所述环路高度，等于所述第一导线的所述环路高度。

7.根据权利要求4所述的半导体器件，

8.根据权利要求4所述的半导体器件，

9.根据权利要求8所述的半导体器件，其中所述第四导线的所述环路高度小于所述多个第二行导线中的每个第二行导线的所述环路高度，并且大于所述第二导线的所述环路高度。

10.根据权利要求9所述的半导体器件，其中所述第四导线与所述多个第二行电极中的任何第二行电极交叉。

11.根据权利要求1所述的半导体器件，

技术总结
本公开涉及一种半导体器件，该半导体器件的多个导线包括：第一导线，第一导线连接到端部电极和多个端子中的第一端子中的每一者；以及第二导线，第二导线连接到非端部电极和多个端子中的第二端子中的每一者。第一导线的环路高度大于第二导线的环路高度。

技术研发人员：星贵也,英贺文昭
受保护的技术使用者：瑞萨电子株式会社
技术研发日：
技术公布日：2024/9/23