一种半导体器件及其制造方法、应力梯度测试方法与流程
本发明涉及半导体，具体而言涉及一种半导体器件及其制造方法、应力梯度测试方法。
背景技术：
1、在惯性表面硅工艺中，外延层的多晶硅的应力梯度参数一直都是产品设计的一个重要指标，相关技术中，主要通过纳米压痕测试整片晶圆的方式来测量外延层的应力梯度参数。
2、然而，由于纳米压痕测量外延层的应力梯度参数时需要对正片晶圆进行整体的测试，外延层的应力梯度参数的测量结果易受到衬底硅和其他结构的影响而导致测量结果不够准确；同时，纳米压痕测量时属于破坏性测试，无法在线监控。
技术实现思路
1、在
技术实现要素：
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
2、针对目前存在的问题，本发明一方面提供一种半导体器件，包括：
3、衬底，所述衬底上形成有空腔；
4、悬臂梁，至少部分地悬空设置于所述空腔的上方，并且所述悬臂梁包括固定端和与所述固定端相对的自由端，其中所述固定端连接所述衬底；
5、应力梯度测试结构，设置于所述悬臂梁外侧且位于同一层的外围材料层中，所述应力梯度测试结构用于监测所述悬臂梁的弯曲程度，所述应力梯度测试结构包括形成于所述外围材料层内的多个沟槽，多个所述沟槽具有不同的深度，当所述自由端在光学显微镜中的成像与多个所述沟槽中的一个所述沟槽在所述光学显微镜中的成像相匹配时，相匹配的沟槽对应的深度表征所述悬臂梁的弯曲程度，所述弯曲程度反映所述悬臂梁的应力梯度。
6、示例性地，所述应力梯度测试结构还包括形成于所述外围材料层的多个图标标识，每个所述图标标识对应一个所述沟槽并用于标识所对应的所述沟槽的深度。
7、示例性地，还包括绝缘层，所述绝缘层位于所述衬底和所述悬臂梁之间，且所述空腔位于所述绝缘层中。
8、示例性地，多个所述沟槽的宽度随着深度的增大而增大。
9、示例性地，多个所述沟槽沿第一方向间隔排列成至少一列，且多个所述沟槽的沿所述第一方向的宽度随所述沟槽的深度的增大而增大。
10、示例性地，所述第一方向平行于所述自由端和所述固定端的连接方向，或者垂直于所述自由端和所述固定端的连接方向。
11、示例性地，所述应力梯度测试结构邻近所述悬臂梁的自由端设置。
12、示例性地，所述悬臂梁和所述外围材料层由同一外延层制成。
13、本发明另一方面提供一种半导体器件的制造方法，包括：
14、提供衬底；
15、在所述衬底上形成位于同一层的外围材料层和悬臂梁；
16、在所述外围材料层中形成应力梯度测试结构，并在所述悬臂梁和所述衬底之间形成空腔以使所述悬臂梁至少部分地悬空设置于所述空腔的上方，其中，
17、所述悬臂梁包括固定端和与所述固定端相对的自由端，所述固定端连接所述衬底，
18、所述应力梯度测试结构设置于所述悬臂梁外侧并用于检测所述悬臂梁的弯曲程度，所述应力梯度测试结构包括形成于所述外围材料层内的多个沟槽，多个所述沟槽具有不同的深度，当所述自由端在光学显微镜中的成像与多个所述沟槽中的一个所述沟槽在所述光学显微镜中的成像相匹配时，相匹配的沟槽对应的深度表征所述悬臂梁的弯曲程度，所述弯曲程度反映所述悬臂梁的应力梯度。
19、示例性地，所述应力梯度测试结构还包括形成于所述外围材料层内的多个图标标识，每个所述图标标识对应一个所述沟槽并用于标识所对应的所述沟槽的深度。
20、示例性地，在形成所述外围材料层之前，还包括在所述衬底的表面上形成绝缘层的步骤，
21、在所述悬臂梁和所述衬底之间形成空腔以使所述悬臂梁至少部分地悬空设置于所述空腔的上方，包括：
22、在所述悬臂梁中形成贯穿所述悬臂梁的释放孔；
23、通过所述释放孔刻蚀所述绝缘层，以形成位于所述悬臂梁和所述衬底之间的空腔。
24、示例性地，多个所述沟槽的宽度随着深度的增大而增大。
25、示例性地，多个所述沟槽沿第一方向间隔排列成至少一列，且多个所述沟槽的沿所述第一方向的宽度随所述沟槽的深度的增大而增大。
26、示例性地，所述第一方向平行于所述自由端和所述固定端的连接方向，或者垂直于所述自由端和所述固定端的连接方向。
27、示例性地，所述应力梯度测试结构邻近所述悬臂梁的自由端设置。
28、示例性地，所述悬臂梁和所述外围材料层由同一外延层制成。
29、本发明再一方面提供一种半导体器件的应力梯度测试方法，应用于上述的半导体器件或采用上述的制造方法制造得到的半导体器件，包括：
30、将所述悬臂梁的所述自由端在光学显微镜中的成像与多个所述沟槽的成像进行匹配，当所述自由端在光学显微镜中的成像与多个所述沟槽中的一个所述沟槽在所述光学显微镜中的成像相匹配时，相匹配的沟槽对应的深度表征所述悬臂梁的弯曲程度，所述弯曲程度反映所述悬臂梁的应力梯度。
31、示例性地，将所述悬臂梁的所述自由端在光学显微镜中的成像与多个所述沟槽的成像进行匹配，包括：
32、将光学显微镜中所述悬臂梁的所述自由端的亮度和多个所述沟槽的底部的亮度进行匹配，其中，具有与所述自由端的亮度相同的亮度的沟槽为相匹配的沟槽。
33、本发明实施例的半导体器件及其制造方法、应力梯度测试方法，通过光学显微镜的成像的匹配，确定与悬臂梁的弯曲程度相匹配的沟槽的深度，从而得到悬臂梁的弯曲程度，并最终得到悬臂梁的应力梯度，方法简单、高效，准确性高，不需要增加额外的成本，且能够在线监控。
技术特征：
1.一种半导体器件，其特征在于，包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述应力梯度测试结构还包括形成于所述外围材料层内的多个图标标识，每个所述图标标识对应一个所述沟槽并用于标识所对应的所述沟槽的深度。
3.根据权利要求1所述的半导体器件，其特征在于，还包括绝缘层，所述绝缘层位于所述衬底和所述悬臂梁之间，且所述空腔位于所述绝缘层中。
4.根据权利要求1所述的半导体器件，其特征在于，多个所述沟槽的宽度随着深度的增大而增大。
5.根据权利要求4所述的半导体器件，其特征在于，多个所述沟槽沿第一方向间隔排列成至少一列，且多个所述沟槽的沿所述第一方向的宽度随所述沟槽的深度的增大而增大。
6.根据权利要求5所述的半导体器件，其特征在于，所述第一方向平行于所述自由端和所述固定端的连接方向，或者垂直于所述自由端和所述固定端的连接方向。
7.根据权利要求1所述的半导体器件，其特征在于，所述应力梯度测试结构邻近所述悬臂梁的自由端设置。
8.根据权利要求1所述的半导体器件，其特征在于，所述悬臂梁和所述外围材料层由同一外延层制成。
9.一种半导体器件的制造方法，其特征在于，包括：
10.根据权利要求9所述的制造方法，其特征在于，所述应力梯度测试结构还包括形成于所述外围材料层内的多个图标标识，每个所述图标标识对应一个所述沟槽并用于标识所对应的所述沟槽的深度。
11.根据权利要求9所述的制造方法，其特征在于，在形成所述外围材料层之前，还包括在所述衬底的表面上形成绝缘层的步骤，
12.根据权利要求9所述的制造方法，其特征在于，多个所述沟槽的宽度随着深度的增大而增大。
13.根据权利要求12所述的制造方法，其特征在于，多个所述沟槽沿第一方向间隔排列成至少一列，且多个所述沟槽的沿所述第一方向的宽度随所述沟槽的深度的增大而增大。
14.根据权利要求13所述的制造方法，其特征在于，所述第一方向平行于所述自由端和所述固定端的连接方向，或者垂直于所述自由端和所述固定端的连接方向。
15.根据权利要求9所述的制造方法，其特征在于，所述应力梯度测试结构邻近所述悬臂梁的自由端设置。
16.根据权利要求9所述的制造方法，其特征在于，所述悬臂梁和所述外围材料层由同一外延层制成。
17.一种半导体器件的应力梯度测试方法，应用于权利要求1-8中任一项所述的半导体器件或采用权利要求9-16中任一项所述的制造方法制造得到的半导体器件，其特征在于，包括：
18.根据权利要求17所述的应力梯度测试方法，其特征在于，将所述悬臂梁的所述自由端在光学显微镜中的成像与多个所述沟槽的成像进行匹配，包括：
技术总结
本发明提供一种半导体器件及其制造方法、应力梯度测试方法，该半导体器件包括：衬底，衬底上形成有空腔；悬臂梁，至少部分地悬空设置于空腔的上方，包括固定端和自由端；应力梯度测试结构，设置于悬臂梁外侧，用于监测悬臂梁的弯曲程度，应力梯度测试结构包括多个沟槽，多个沟槽具有不同的深度，当自由端在光学显微镜中的成像与一个沟槽的成像相匹配时，相匹配的沟槽对应的深度表征悬臂梁的弯曲程度，弯曲程度反映悬臂梁的应力梯度。本发明的方案通过光学显微镜的成像的匹配，确定与悬臂梁的弯曲程度相匹配的沟槽的深度，从而得到悬臂梁的弯曲程度，并最终得到悬臂梁的应力梯度，准确性高，不需要增加额外的成本，且能够在线监控。
技术研发人员：王红海
受保护的技术使用者：芯联集成电路制造股份有限公司
技术研发日：
技术公布日：2024/9/23