超导芯片及超导芯片系统

本发明涉及超导电路设计，特别是涉及一种超导芯片及超导芯片系统。

背景技术：

1、超导量子比特在量子计算、量子模拟领域有着广泛的应用。通过向磁通偏置线施加偏置电流，改变超导量子比特中量子比特环路穿过的磁通量，可以实现对超导量子比特频率的调控，这使得一系列复杂的超导量子比特操作得以实现。

2、现有磁通偏置线多为单偏置线设计，即，偏置电流经一条磁通偏置线抵达超导量子比特附近后就流入超导芯片的地平面。这种设计的缺点如下：一是施加的偏置电流进入芯片地平面之后会在整个地平面都有分布；二是从芯片外部施加到达芯片内部超导量子比特附近的偏置电流会在空间上产生磁场，并且超导芯片上没有可与该偏置电流抵消的电流。

3、以上两个缺点都会导致超导量子比特之间的磁通串扰；其中，磁通串扰指的是当施加偏置电流对目标超导量子比特进行频率调控时，其他超导量子比特感受到的磁通量也会变化，从而导致不期望的频率变化。

4、在量子计算、量子模拟应用中，超导芯片的规模在不断扩大，对多个超导量子比特频率的协同、精确控制十分必要；因此，如何降低超导量子比特之间的磁通串扰是超导芯片规模化的一个重要挑战。

5、应该注意，上面对技术背景的介绍只是为了方便对本发明的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本发明的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超导芯片及超导芯片系统，用于解决现有超导芯片中多个超导量子比特之间存在较大磁通串扰的问题。

2、为实现上述目的及其他相关目的，本发明提供一种超导芯片，所述超导芯片包括至少一个量子比特电路，所述量子比特电路包括：

3、超导量子比特、磁通偏置线、第一引线端口及第二引线端口；

4、所述磁通偏置线布置在所述超导量子比特附近，第一端与所述第一引线端口相连，第二端与所述第二引线端口相连；

5、外部施加的偏置电流从所述第一引线端口流入并从所述第二引线端口流出，通过向所述磁通偏置线施加所述偏置电流来调控所述超导量子比特的频率。

6、可选地，所述磁通偏置线包括偏置进线和偏置出线，所述偏置进线的第一端与所述第一引线端口相连，第二端与所述偏置出线的第二端相连，所述偏置出线的第一端与所述第二引线端口相连；

7、其中，所述偏置进线包括端口段进线和连接段进线，所述端口段进线的线宽大于所述连接段进线的线宽；所述偏置出线包括端口段出线和连接段出线，所述端口段出线的线宽大于所述连接段出线的线宽。

8、可选地，所述端口段进线的线宽小于等于10μm，所述连接段进线的线宽大于等于2μm且小于等于5μm；所述端口段出线的线宽小于等于10μm，所述连接段出线的线宽大于等于2μm且小于等于5μm。

9、可选地，所述端口段进线的线宽与所述端口段出线的线宽相等，所述连接段进线的线宽与所述连接段出线的线宽相等。

10、可选地，所述连接段进线和所述连接段出线对称布置，其中，所述连接段进线的第一端和所述连接段出线的第一端齐平且与所述超导量子比特之间的最小间距大于等于150μm，所述连接段进线的第二端与所述连接段出线的第二端相连。

11、可选地，所述连接段进线和所述连接段出线所围图形包括下端开口的矩形、下端开口的灯泡形、下端开口的t字形或下端开口的漏斗形，其中，所述连接段进线和所述连接段出线之间的最小间距小于等于100μm。

12、可选地，所述超导量子比特包括量子比特环路及量子比特电容，所述量子比特环路包括两个约瑟夫森结，所述量子比特电容与所述量子比特环路相连。

13、可选地，所述量子比特环路布置在所述量子比特电容的下方，所述磁通偏置线布置在所述量子比特环路的下方。

14、本发明还提供一种超导芯片系统，所述超导芯片系统包括：

15、如上所述的超导芯片及样品盒，所述样品盒上设置有至少一个输入端口；

16、所述超导芯片布置在所述样品盒中，其中，所述量子比特电路的所述第一引线端口与所述输入端口相连，所述第二引线端口与所述样品盒的地相连。

17、可选地，所述超导芯片系统还包括电流供应器，所述电流供应器的输出端口与所述样品盒的输入端口相连，用于施加所述偏置电流。

18、如上所述，本发明的超导芯片及超导芯片系统，通过对磁通偏置线进行全新的结构设计，实现偏置电流的一进一出，如此，可以避免偏置电流在超导芯片的地平面上弥散分布，降低超导芯片中超导量子比特之间的磁通串扰，同时使超导芯片的地平面更稳定；而且，一进一出的偏置电流在超导量子比特附近的空间上形成的磁场可以互相抵消，有利于进一步降低超导芯片中超导量子比特之间的磁通串扰；另外，样品盒上无需增设控制端口，磁通偏置线结构的改变不需要占用样品盒上额外的控制端口。

技术特征：

1.一种超导芯片，其特征在于，所述超导芯片包括至少一个量子比特电路，所述量子比特电路包括：

2.根据权利要求1所述的超导芯片，其特征在于，所述磁通偏置线包括偏置进线和偏置出线，所述偏置进线的第一端与所述第一引线端口相连，第二端与所述偏置出线的第二端相连，所述偏置出线的第一端与所述第二引线端口相连；

3.根据权利要求2所述的超导芯片，其特征在于，所述端口段进线的线宽小于等于10μm，所述连接段进线的线宽大于等于2μm且小于等于5μm；所述端口段出线的线宽小于等于10μm，所述连接段出线的线宽大于等于2μm且小于等于5μm。

4.根据权利要求2或3所述的超导芯片，其特征在于，所述端口段进线的线宽与所述端口段出线的线宽相等，所述连接段进线的线宽与所述连接段出线的线宽相等。

5.根据权利要求2所述的超导芯片，其特征在于，所述连接段进线和所述连接段出线对称布置，其中，所述连接段进线的第一端和所述连接段出线的第一端齐平且与所述超导量子比特之间的最小间距大于等于150μm，所述连接段进线的第二端与所述连接段出线的第二端相连。

6.根据权利要求5所述的超导芯片，其特征在于，所述连接段进线和所述连接段出线所围图形包括下端开口的矩形、下端开口的灯泡形、下端开口的t字形或下端开口的漏斗形，其中，所述连接段进线和所述连接段出线之间的最小间距小于等于100μm。

7.根据权利要求1所述的超导芯片，其特征在于，所述超导量子比特包括量子比特环路及量子比特电容，所述量子比特环路包括两个约瑟夫森结，所述量子比特电容与所述量子比特环路相连。

8.根据权利要求6所述的超导芯片，其特征在于，所述量子比特环路布置在所述量子比特电容的下方，所述磁通偏置线布置在所述量子比特环路的下方。

9.一种超导芯片系统，其特征在于，所述超导芯片系统包括：

10.根据权利要求9所述的超导芯片系统，其特征在于，所述超导芯片系统还包括电流供应器，所述电流供应器的输出端口与所述样品盒的输入端口相连，用于施加所述偏置电流。

技术总结
本发明提供一种超导芯片及超导芯片系统，其中超导芯片包括至少一个量子比特电路，量子比特电路包括超导量子比特、磁通偏置线、第一引线端口及第二引线端口；磁通偏置线布置在超导量子比特附近，第一端与第一引线端口相连，第二端与第二引线端口相连；外部施加的偏置电流从第一引线端口流入并从第二引线端口流出，通过向磁通偏置线施加偏置电流来调控超导量子比特的频率。通过本发明解决了现有超导芯片中多个超导量子比特之间存在较大磁通串扰的问题。

技术研发人员：王镇,牛铮琦,徐飞,林志荣
受保护的技术使用者：中国科学院上海微系统与信息技术研究所
技术研发日：
技术公布日：2024/9/23