一种SiCMESFET元胞结构及制作方法与流程
本发明属于功率器件领域，涉及一种sic mesfet元胞结构及制作方法。
背景技术：
1、碳化硅(sic)是一种二元半导体化合物，是元素周期表第iv主族元素中唯一的固态化合物，也是si和c的唯一稳定化合物，其物化性质有许多独特之处。目前半导体工艺中si基功率器件的制造工艺是最为成熟的，但随着电力电子系统的更高要求，si基功率器件已无法满足现有的市场需求，只能通过半导体材料来实现半导体器件的进一步发展。sic材料因其具有三倍于si的禁带宽度，高临界击穿电场、热导率和载流子饱和漂移速度在高频、高温、抗辐照及大功率应用领域中占有一席之地。
2、4h-sic mesfet作为下一代大功率微波器件的首选，具有静态工作电压高、输出阻抗大、线性化程度理想、器件通用性好及设计成本低等优点。传统的4h-sic mesfet器件虽然在理论上具有很好的直流和射频特性，但在实际中，由于击穿电压和漏电流的提高，在一定程度上为相互制约的关系，导致功率密度达不到更高的要求，目前科学界尝试通过4h-sic mesfet结构的尺寸或形状等手段来提高4h-sic mesfet器件的性能，但都未取得良好的成效。
技术实现思路
1、本发明的目的在于解决现有技术中4h-sic mesfet器件在实际应用中，由于击穿电压和漏电流的提高，在一定程度上为相互制约的关系，导致功率密度达不到更高的要求的问题，提供一种sic mesfet元胞结构及制作方法。
2、为达到上述目的，本发明采用以下技术方案予以实现：
3、一种sic mesfet元胞结构，包括由下至上依次堆叠的半绝缘衬底、p型的缓冲层和n型沟道层；
4、所述n型沟道层上端开设沟道，所述沟道的底部端面呈倾斜状，所述沟道内设置栅极；
5、所述沟道一侧间隔注入第一n+区，另一侧间隔注入第二n+区，所述第一n+区上设置源极，第二n+区上设置漏极。
6、本发明的进一步改进在于：
7、所述栅极的上端高于n型沟道层的上端。
8、所述栅极包括上栅和下栅；
9、所述上栅为矩形结构，上栅的下端与n型沟道层的上端对齐，所述下栅沿上栅的下端延伸至沟道底部。
10、所述下栅的高度为0.05μm～0.07μm。
11、所述栅极沿水平方向的长度为0.6μm～0.8μm。
12、一种sic mesfet元胞结构的制作方法，包括以下步骤：
13、包括由下至上依次堆叠的半绝缘的衬底、p型的缓冲层和n型沟道层；
14、在n型沟道层上刻蚀形成沟道，沟道的底部端面呈倾斜状；
15、在沟道内部通过溅射金属引出栅极；
16、在沟道的一侧间隔注入第一n+区，另一侧间隔注入第二n+区；
17、在第一n+区上通过溅射金属引出源极，在第二n+区上通过溅射金属引出漏极。
18、本方法的进一步改进在于：
19、所述栅极的上端高于n型沟道层的上端。
20、所述栅极包括上栅和下栅；
21、所述上栅为矩形结构，上栅的下端与n型沟道层的上端对齐，所述下栅沿上栅的下端延伸至沟道底部。
22、所述栅极沿水平方向的长度为0.6μm～0.8μm。
23、所述下栅的高度为0.05μm～0.07μm。与现有技术相比，本发明具有以下有益效果：
24、本发明公开了一种sic mesfet元胞结构，包括由下至上依次堆叠的半绝缘的衬底、p型的缓冲层和n型沟道层，底部采用半绝缘的衬底和p型的缓冲层来抑制衬底中陷阱对电子的俘获效应，p型缓冲展的引入能够把衬底和沟道层分离开来从而减小反向控制效应，半绝缘衬底能够有效减小反向控制效应引起的电流不稳定性，在n型沟道层上端开设沟道，沟道的底部端面呈倾斜状，形成坡形沟道，在坡形沟道设置栅极，形成坡形栅极，使器件的饱和电流密度得到大幅提升，提高了器件的击穿电压，从而使得器件具有良好的功率输出密度。
25、本发明还公开了一种sic mesfet元胞结构的制作方法，包括由下至上依次堆叠的半绝缘的衬底、p型的缓冲层和n型沟道层，底部采用半绝缘的衬底和p型的缓冲层来抑制衬底中陷阱对电子的俘获效应，p型缓冲展的引入能够把衬底和沟道层分离开来从而减小反向控制效应，半绝缘衬底能够有效减小反向控制效应引起的电流不稳定性，在n型沟道层上端开设沟道，沟道的底部端面呈倾斜状，形成坡形沟道，在坡形沟道设置栅极，形成坡形栅极，使器件的饱和电流密度得到大幅提升，提高了器件的击穿电压，从而使得器件具有良好的功率输出密度。
技术特征：
1.一种sic mesfet元胞结构，其特征在于，包括由下至上依次堆叠的半绝缘衬底(1)、p型的缓冲层(2)和n型沟道层(3)；
2.根据权利要求1所述的一种sic mesfet元胞结构，其特征在于，所述栅极(6)的上端高于n型沟道层(3)的上端。
3.根据权利要求2所述的一种sic mesfet元胞结构，其特征在于，所述栅极(6)包括上栅和下栅；
4.根据权利要求3所述的一种sic mesfet元胞结构，其特征在于，所述下栅的高度为0.05μm～0.07μm。
5.根据权利要求1所述的一种sic mesfet元胞结构，其特征在于，所述栅极(6)沿水平方向的长度为0.6μm～0.8μm。
6.一种sic mesfet元胞结构的制作方法，其特征在于，包括以下步骤：
7.根据权利要求6所述的一种sic mesfet元胞结构的制作方法，其特征在于，所述栅极(6)的上端高于n型沟道层(3)的上端。
8.根据权利要求6所述的一种sic mesfet元胞结构的制作方法，其特征在于，所述栅极(6)包括上栅和下栅；
9.根据权利要求8所述的一种sic mesfet元胞结构的制作方法，其特征在于，所述栅极(6)沿水平方向的长度为0.6μm～0.8μm。
10.根据权利要求8所述的一种sic mesfet元胞结构的制作方法，其特征在于，所述下栅的高度为0.05μm～0.07μm。
技术总结
本发明还公开了一种SiC MESFET元胞结构及制作方法，包括由下至上依次堆叠的半绝缘的衬底、P型的缓冲层和N型沟道层，底部采用半绝缘的衬底和P型的缓冲层来抑制衬底中陷阱对电子的俘获效应，P型缓冲展的引入能够把衬底和沟道层分离开来从而减小反向控制效应，半绝缘衬底能够有效减小反向控制效应引起的电流不稳定性，在N型沟道层上端开设沟道，沟道的底部端面呈倾斜状，形成坡形沟道，在坡形沟道设置栅极，形成坡形栅极，使器件的饱和电流密度得到大幅提升，提高了器件的击穿电压，从而使得器件具有良好的功率输出密度。
技术研发人员：侯斌,王晨霞,程鹏刚,胡长青,鲁红玲,李照,刘思成
受保护的技术使用者：西安微电子技术研究所
技术研发日：
技术公布日：2024/9/23