鉴相器、时钟数据恢复电路及电子设备的制作方法

本技术实施例涉及电子，特别涉及一种鉴相器、时钟数据恢复电路及电子设备。

背景技术：

1、鉴相器是时钟数据恢复(clock data recovery，cdr)电路中一种重要的模块，用于鉴定本地时钟信号与接收的输入数据信号的相位是否对齐，实现鉴相功能。

2、相关技术中，鉴相器一般包括d触发器和异或门，d触发器用于在本地时钟信号的控制下对输入数据信号进行采样。异或门用于对d触发器的采样结果进行异或逻辑处理，输出指示本地时钟信号与输入数据信号的相位关系的相位指示信号。例如，若本地时钟信号落后于输入数据信号，则鉴相器能够通过异或门输出落后指示信号；若本地时钟信号超前于输入数据信号，则鉴相器能够通过异或门输出超前指示信号。

3、但是，相关技术中鉴相器的正常工作需建立在本地时钟信号的频率与接收输入数据信号的数据率相等的条件下，一旦频率与数据率不相等，则会存在误判情况，应用场景较为受限。

技术实现思路

1、本技术实施例提供了一种鉴相器、时钟数据恢复电路及电子设备，能够解决相关技术中鉴相器的应用场景较为受限的问题。所述技术方案如下：

2、一方面，提供了一种鉴相器，所述鉴相器包括：第一触发电路、第二触发电路和输出电路，所述第一触发电路和所述第二触发电路均与所述输出电路连接，所述第一触发电路还与所述第二触发电路连接；

3、所述第一触发电路用于：接收本地时钟信号，接收所述本地时钟信号的延时时钟信号，且接收输入数据信号，并基于所述本地时钟信号对所述输入数据信号进行采样得到第一采样结果，且基于所述延时时钟信号对所述输入数据信号进行采样得到第二采样结果；

4、所述第二触发电路用于：基于所述第二采样结果对所述第一采样结果进行采样得到第三采样结果，且基于所述第一采样结果对所述第二采样结果进行采样得到第四采样结果；

5、所述输出电路用于：基于所述第一采样结果、所述第三采样结果和所述第四采样结果，输出用于指示所述本地时钟信号与所述输入数据信号的相位关系的相位指示信号。

6、可选地，所述输出电路用于：对所述第一采样结果、所述第三采样结果和所述第四采样结果进行逻辑运算处理，以输出所述相位指示信号。

7、可选地，所述本地时钟信号包括：相位差为180度的第一时钟信号和第二时钟信号；所述第一触发电路用于：基于所述第一时钟信号对所述输入数据信号进行采样得到当前时刻的第一采样结果和当前时刻的前一周期的第一采样结果，以及基于所述第二时钟信号对所述输入数据信号进行采样得到当前时刻的前半周期的第一采样结果；所述输出电路包括：第一输出子电路和第二输出子电路，所述第一输出子电路与所述第二输出子电路连接；

8、所述第一输出子电路用于：对所述当前时刻的第一采样结果、所述前一周期的第一采样结果和所述前半周期的第一采样结果进行第一逻辑运算处理；

9、所述第二输出子电路用于：对所述第一逻辑运算处理的处理结果、所述第三采样结果和所述第四采样结果进行第二逻辑运算处理，以输出所述相位指示信号。

10、可选地，所述第一输出子电路包括：第一输出单元和第二输出单元；

11、所述第一输出单元用于：对所述前一周期的第一采样结果和所述前半周期的第一采样结果进行第一逻辑运算处理；

12、所述第二输出单元用于：对所述当前时刻的第一采样结果和所述前半周期的第一采样结果进行第一逻辑运算处理。

13、可选地，所述第一逻辑运算处理为异或逻辑处理，所述第一输出单元和所述第二输出单元均包括：异或门。

14、可选地，所述第二输出子电路包括：第三输出单元和第四输出单元；

15、所述第三输出单元用于：对所述第一输出单元进行第一逻辑运算处理后的处理结果和所述第三采样结果进行第二逻辑运算处理；

16、所述第四输出单元用于：对所述第二输出单元进行第一逻辑运算处理后的处理结果和所述第四采样结果进行第二逻辑运算处理。

17、可选地，所述第二逻辑运算处理为相与逻辑处理，所述第三输出单元和所述第四输出单元均包括：与门。

18、可选地，所述鉴相器还包括：第一反相电路和第二反相电路，所述第一反相电路连接于所述第二触发电路与所述第三输出单元之间，所述第二反相电路连接于所述第二触发电路与所述第四输出单元之间；

19、所述第一反相电路用于：对所述第三采样结果进行反相处理后传输至所述第三输出单元；

20、所述第二反相电路用于：对所述第四采样结果进行反相处理后传输至所述第四输出单元。

21、可选地，所述第一反相电路和所述第二反相电路均包括：非门。

22、可选地，所述延时时钟信号为所述第二时钟信号的延时时钟信号；

23、所述第二触发电路用于：基于所述第二采样结果对所述前半周期的第一采样结果进行采样得到所述第三采样结果，且基于所述前半周期的第一采样结果对所述第二采样结果进行采样得到所述第四采样结果。

24、可选地，所述第一触发电路包括：第一触发子电路和第二触发子电路；

25、所述第一触发子电路用于：在所述本地时钟信号的跳变沿的控制下，对所述输入数据信号进行采样得到所述第一采样结果；

26、所述第二触发子电路用于：在所述延时时钟信号的跳变沿的控制下，对所述输入数据信号进行采样得到所述第二采样结果。

27、可选地，所述第一触发子电路包括：相互连接的第一触发器和第二触发器；以及相互连接的第三触发器和第四触发器；所述第二触发子电路包括：第五触发器。

28、可选地，所述第二触发电路包括：第三触发子电路和第四触发子电路；

29、所述第三触发子电路用于：在所述第二采样结果的变化沿的控制下，对所述第一采样结果进行采样得到所述第三采样结果；

30、所述第四触发子电路用于：在所述第一采样结果的变化沿的控制下，对所述第二采样结果进行采样得到所述第四采样结果。

31、可选地，所述第三触发子电路包括：第六触发器；所述第四触发子电路包括：第七触发器。

32、可选地，所述鉴相器还包括：延时电路；

33、所述延时电路用于：接收所述本地时钟信号，且对所述本地时钟信号进行延时处理，以得到所述延时时钟信号，并将所述延时时钟信号传输至所述第一触发电路。

34、另一方面，提供了一种时钟数据恢复电路，所述时钟数据恢复电路包括：如上述一方面所述的鉴相器。

35、又一方面，提供了一种电子设备，所述电子设备包括：如上述另一方面所述的时钟数据恢复电路。

36、综上所述，本技术实施例提供的技术方案至少带来如下有益效果至少包括：

37、提供了一种鉴相器、时钟数据恢复电路及电子设备。该鉴相器中，第一触发电路能够基于本地时钟信号及其延时时钟信号对输入数据信号进行采样得到存在延时的第一采样结果和第二采样结果。第二触发电路能够基于第一采样结果和第二采样结果中的每一个采样结果对另一个采样结果进行采样得到不同的第三采样结果和第四采样结果。输出电路能够基于第一采样结果，以及不同的第三采样结果和第四采样结果鉴别本地时钟信号与输入数据信号的相位关系。如此，可以屏蔽本地时钟信号的频率与输入数据信号的数据率不相等时误判输出的相位指示信号。也即，该鉴相器的正常工作无需建立在本地时钟信号的频率与输入数据信号的数据率相等的条件下。

技术特征：

1.一种鉴相器，其特征在于，所述鉴相器包括：第一触发电路、第二触发电路和输出电路，所述第一触发电路和所述第二触发电路均与所述输出电路连接，所述第一触发电路还与所述第二触发电路连接；

2.根据权利要求1所述的鉴相器，其特征在于，所述输出电路用于：对所述第一采样结果、所述第三采样结果和所述第四采样结果进行逻辑运算处理，以输出所述相位指示信号。

3.根据权利要求2所述的鉴相器，其特征在于，所述本地时钟信号包括：相位差为180度的第一时钟信号和第二时钟信号；所述第一触发电路用于：基于所述第一时钟信号对所述输入数据信号进行采样得到当前时刻的第一采样结果和当前时刻的前一周期的第一采样结果，以及基于所述第二时钟信号对所述输入数据信号进行采样得到当前时刻的前半周期的第一采样结果；所述输出电路包括：第一输出子电路和第二输出子电路，所述第一输出子电路与所述第二输出子电路连接；

4.根据权利要求3所述的鉴相器，其特征在于，所述第一输出子电路包括：第一输出单元和第二输出单元；

5.根据权利要求4所述的鉴相器，其特征在于，所述第一逻辑运算处理为异或逻辑处理，所述第一输出单元和所述第二输出单元均包括：异或门。

6.根据权利要求4所述的鉴相器，其特征在于，所述第二输出子电路包括：第三输出单元和第四输出单元；

7.根据权利要求6所述的鉴相器，其特征在于，所述第二逻辑运算处理为相与逻辑处理，所述第三输出单元和所述第四输出单元均包括：与门。

8.根据权利要求7所述的鉴相器，其特征在于，所述鉴相器还包括：第一反相电路和第二反相电路，所述第一反相电路连接于所述第二触发电路与所述第三输出单元之间，所述第二反相电路连接于所述第二触发电路与所述第四输出单元之间；

9.根据权利要求8所述的鉴相器，其特征在于，所述第一反相电路和所述第二反相电路均包括：非门。

10.根据权利要求3至9任一所述的鉴相器，其特征在于，所述延时时钟信号为所述第二时钟信号的延时时钟信号；

11.根据权利要求1至9任一所述的鉴相器，其特征在于，所述第一触发电路包括：第一触发子电路和第二触发子电路；

12.根据权利要求11所述的鉴相器，其特征在于，所述第一触发子电路包括：相互连接的第一触发器和第二触发器；以及相互连接的第三触发器和第四触发器；所述第二触发子电路包括：第五触发器。

13.根据权利要求1至9任一所述的鉴相器，其特征在于，所述第二触发电路包括：第三触发子电路和第四触发子电路；

14.根据权利要求13所述的鉴相器，其特征在于，所述第三触发子电路包括：第六触发器；所述第四触发子电路包括：第七触发器。

15.根据权利要求1至9任一所述的鉴相器，其特征在于，所述鉴相器还包括：延时电路；

16.一种时钟数据恢复电路，其特征在于，所述时钟数据恢复电路包括：如权利要求1至15任一所述的鉴相器。

17.一种电子设备，其特征在于，所述电子设备包括：如权利要求16所述的时钟数据恢复电路。

技术总结
提供了一种鉴相器、时钟数据恢复电路及电子设备，属于电子技术领域。该鉴相器中，第一触发电路能够基于本地时钟信号及其延时时钟信号对输入数据信号进行采样得到存在延时的第一采样结果和第二采样结果。第二触发电路能够基于第一采样结果和第二采样结果中的每一个采样结果对另一个采样结果进行采样得到不同的第三采样结果和第四采样结果。输出电路能够基于第一采样结果，以及不同的第三采样结果和第四采样结果鉴别本地时钟信号与输入数据信号的相位关系。如此，可以屏蔽本地时钟信号的频率与输入数据信号的数据率不相等时误判输出的相位指示信号。也即，该鉴相器的正常工作无需建立在本地时钟信号的频率与输入数据信号的数据率相等的条件下。

技术研发人员：何力,刘勇
受保护的技术使用者：北京奕斯伟计算技术股份有限公司
技术研发日：
技术公布日：2024/9/23