一种光芯片的测试结构、测试方法及测试系统与流程
本发明涉及芯片测试，具体涉及一种光芯片的测试结构、测试方法及测试系统。
背景技术：
1、随着大数据、人工智能、远程医疗、物联网、电子商务、5g通信的不断发展，全球数据流量爆发式地增长，更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。
2、例如，本技术人提出了一种高维矩阵光芯片，如cn116736933a、cn117234276a，其光子计算单元的尺寸小于100μm。然而，在光芯片集成更高密度的电路也对于光芯片的封装结构设计、测试工艺均提出了极高的要求。
3、其中，针对这一高维矩阵光芯片的封装结构设计，申请人提出了一种基于2.5d封装技术的光电芯片混合封装结构（参见cn117913084a），为了保证大规模光芯片具有足够通道与布线层连接，从而实现与大量电芯片之间的电性互连，将其感光区设置在侧面(也即感光区和光芯片焊盘分别设置在不同侧面上)，且其与光纤阵列之间采用水平耦合的方式，为了方便水平耦合的同时避免水平耦合后的光纤阵列下侧撞到中间层，将该大规模光芯片设置感光区(即设置光接口的一侧)延伸出中间层使得光纤阵列悬空的同时，与中间层之间具有一定的间隙；并通过利用加强层来增加中间层厚度的同时，将光芯片和电芯片、中间层连接为一个整体，从而不仅保证更好连接性，也降低了因为光芯片延伸出中间层一侧而使得形成的多层结构的重心发生偏移而导致中间层(如硅中介层，si interposer)应力不均或者发生碰撞裂纹(即bump crack)的风险，进而降低了出现翘曲或开裂的风险。
4、但是，在进行封装之前，如何对光芯片的质量进行合格性检测也至关重要。因此，在光芯片进行封装或出厂之前，往往需要对其上所设置的引脚进行性能测试。
5、目前，对光芯片的测试方法包括：
6、1、通过打线方式连接待测试芯片与基板
7、例如，公开号为cn116338425a的发明提出了一种芯片测试方法与芯片测试结构，包括制作测试芯片，所述测试芯片包括衬底、设置在所述衬底上的测试线路与连接所述测试线路的测试引脚；在待测芯片表面制作焊盘；再采用连接导线将所述焊盘与相应的所述测试引脚键合连接，进行测试。
8、2、通过中间层（如硅中介层，si interposer）实现高维矩阵光芯片与基板的间接连接，由此能够将高维矩阵光芯片中的高密度的引脚通过中间层的方式重新布局引出。
9、但是，中间层连接这一方案结构复杂，且加工难度也更高，尤其是在应用于高维矩阵光芯片测试时，更高密度的电路将使得光芯片上密集地布置更多的引脚（或者说，测试引脚或测试通路）以实现光芯片上的信号输入、输出，这也将极大地增加测试工艺的难度。
10、因此，当前亟需一种新型测试工艺对高密度光芯片进行性能测试。
技术实现思路
1、本发明的目的在于提供一种光芯片的测试结构、测试方法及测试系统，部分地解决或缓解现有技术中的上述不足，能够简化测试工艺，降低批量测试的成本。
2、为了解决上述所提到的技术问题，本发明具体采用以下技术方案：
3、本发明的第一方面，在于提供一种芯片的测试结构，包括：
4、电路板；
5、所述电路板上通过第一键合结构连接设置有第一基板，所述第一基板上设置有光芯片，所述光芯片具有第一表面，所述第一表面与所述第一基板通过隔离引导层相连接；其中，所述第一表面上间隔地排列有多个测试引脚，所述隔离引导层包括：隔离层，所述隔离层用于对至少一个所述测试引脚进行覆盖，且所述隔离层上设置有至少一个开孔，所述开孔的第一端对应另外的至少一个所述测试引脚设置，所述开孔内设置有电导线，所述电导线与对应的所述测试引脚相连接，且所述开孔的第二端连接设置有与所述电导线连接的引导柱，以实现对应的所述测试引脚与所述第一基板之间的电连接；
6、所述第一基板上还设置有第一电芯片，所述第一电芯片通过第二键合结构与所述第一基板相连接；
7、所述电路板上还通过第三键合结构连接设置有第二基板，且所述第二基板通过第四键合结构连接设置有第二电芯片；
8、其中，所述第一电芯片用于向所述光芯片输入高速信号，所述第二电芯片用于向所述光芯片输入低速信号。
9、在一些实施例中，还包括：
10、光纤阵列，所述光纤阵列包括：盖板和v槽，所述第一表面突出所述第一基板的区域设置有gc接口，对应地，所述v槽靠近所述光芯片的一侧设置有第一面和第二面，所述第一面与所述光芯片的gc接口相连接，所述第二面与所述第一基板相对的端面所在平面相交；其中，所述光纤阵列工作时，光纤首先到达所述第二面，并在所述第二面上折射进而转向传输至所述第一面，并通过所述第一面、所述gc接口进入所述光芯片中。
11、第二方面，本发明还提供了一种测试方法，包括步骤：
12、s100提供待测试的至少一个光芯片，所述光芯片具有第一表面，且所述第一表面上设置有多个测试引脚；
13、s101从所述第一表面中分别选取出第一测试区和第二测试区，其中，所述第一测试区和所述第二测试区中包括多个所述测试引脚，且所述第一测试区和所述第二测试区之间的所述测试引脚的重合比例小于预设的第一比例；
14、s102对所述光芯片进行至少一次测试，以分别到获取所述第一测试区和所述第二测试区的测试数据集，所述测试数据集包括：所述测试引脚所对应的输出数据，且所述输出数据包括：连通状态，所述连通状态包括：连通、不连通；
15、s103通过所述测试数据集获取所述测试区的结果分布指标，所述结果分布指标包括以下一种或多种：
16、第一指标，所述第一指标为处于连通或不连通状态下的所述测试引脚的数量；第二指标，所述第二指标为处于连通或不连通状态下的所述测试引脚在所述测试区中的占比；第三指标，所述第三指标为处于连通或不连通状态下的所述测试引脚在所述测试区中的位置分布；
17、s104采用预设的匹配规则判断所述第一测试区的第一结果分布指标与所述第二测试区的第二结果分布指标是否相匹配，其中，当所述第一结果分布指标与所述第二结果分布指标之间的差值属于预设的阈值范围时，所述匹配规则认为所述第一结果分布指标和所述第二结果分布指标相匹配；若是，则允许执行步骤s105；
18、s105从所述第一测试区、所述第二测试区中选取出推荐测试区。
19、在一些实施例中，当s104的结果为否时，还包括步骤：
20、s106从所述第一表面中选取出第三测试区，所述第三测试区包括多个所述测试引脚，且所述第三测试区的所述测试引脚的数量大于所述第一测试区、所述第二测试区的所述测试引脚的数量，所述第三测试区中所述测试引脚与所述第一测试区、所述第二测试区的重合比例均小于预设的第二比例；
21、s107获取所述第三测试区的测试数据集；
22、s108通过对应的所述测试数据集获取所述第三测试区的第三结果分布指标；
23、s109采用预设的匹配规则分别判断所述第一结果分布指标、所述第二结果分布指标与所述第三结果分布指标与是否相匹配；其中，当第一、第二结果分布指标的匹配结果不一致时，选取与所述第三测试区相匹配的测试区作为推荐测试区；当第一、第二结果分布指标与所述第三测试区均不匹配时，则再次执行s106以选取新的第三测试区。
24、在一些实施例中，所述输出数据还包括：信号强度，所述信号强度包括：电阻和/或电流大小，对应地，在s105之前，还包括步骤：
25、计算至少一个所述测试区中的所述信号强度的均匀性指标；所述均匀性指标包括：异常测试引脚的数量，所述异常测试引脚的所述信号强度与平均信号强度之间的差值大于预设的第一阈值；
26、判断两个所述均匀性指标之间的差值是否大于预设的第二阈值；
27、若否，则进入s106，若是，则进入s105。
28、在一些实施例中，一个所述测试引脚的所述输出数据为多次测试的平均结果。
29、在一些实施例中，采用设定选取规则从所述第一表面中选取对应的所述测试区，其中所述选取规则为：在所述第一表面上设置多个子区域；从所述第一表面中选取测试区，且所述测试区所包括的子区域在所述多个子区域的占比大于预设的第三比例。
30、在一些实施例中，所述第一表面与第一基板通过隔离引导层相连接；其中，所述第一表面上间隔地排列有多个所述测试引脚，所述隔离引导层包括：隔离层，所述隔离层用于对至少一个所述测试引脚进行覆盖，且所述隔离层上设置有至少一个开孔，所述开孔的第一端对应另外的至少一个所述测试引脚设置，且所述开孔的第二端连接设置有引导柱，以实现对应的所述测试引脚与所述第一基板之间的电连接。
31、本发明另一方面还提供了一种芯片的测试系统，包括：
32、第一选取模块，用于从光芯片的第一表面中分别选取出第一测试区和第二测试区，其中，所述第一表面上设置有多个测试引脚，所述第一测试区和所述第二测试区中包括多个所述测试引脚，且所述第一测试区和所述第二测试区之间的所述测试引脚的重合比例小于预设的第一比例；
33、第一测试数据获取模块，用于分别到获取所述第一测试区和所述第二测试区在至少一次测试过程的测试数据集，所述测试数据集包括：所述测试引脚所对应的输出数据，且所述输出数据包括：连通状态，所述连通状态包括：连通、不连通；
34、第一结果获取模块，用于通过所述测试数据集获取所述测试区的结果分布指标，所述结果分布指标包括以下一种或多种：第一指标，所述第一指标为处于连通或不连通状态下的所述测试引脚的数量；第二指标，所述第二指标为处于连通或不连通状态下的所述测试引脚在所述测试区中的占比；第三指标，所述第三指标为处于连通或不连通状态下的所述测试引脚在所述测试区中的位置分布；
35、第一判断模块，用于采用预设的匹配规则判断所述第一测试区的第一结果分布指标与所述第二测试区的第二结果分布指标是否相匹配，其中，当所述第一结果分布指标与所述第二结果分布指标之间的差值属于预设的阈值范围时，所述匹配规则认为所述第一结果分布指标和所述第二结果分布指标相匹配；若是，则进入推荐模块；
36、所述推荐模块用于从所述第一测试区、所述第二测试区中选取出推荐测试区。
37、在一些实施例中，还包括：
38、第二选取模块，用于从所述第一表面中选取出第三测试区，所述第三测试区包括多个所述测试引脚，且所述第三测试区的所述测试引脚的数量大于所述第一测试区和所述第二测试区的所述测试引脚的数量，所述第三测试区中所述测试引脚与所述第一测试区、所述第二测试区的重合比例均小于预设的第二比例；
39、第二测试数据获取模块，用于获取所述第三测试区的测试数据集；
40、第二结果获取模块，用于通过对应的所述测试数据集获取所述第三测试区的第三结果分布指标；
41、第二判断模块，用于采用预设的匹配规则分别判断所述第一结果分布指标、所述第二结果分布指标与所述第三结果分布指标与是否相匹配；其中，当第一、第二结果分布指标的匹配结果不一致时，选取与所述第三测试区相匹配的测试区作为推荐测试区；当第一、第二结果分布指标与所述第三测试区均不匹配时，则再次通过第二选取模块以选取新的第三测试区。
42、有益技术效果：
43、对应于高维矩阵光芯片的测试，本发明提出了一种光芯片与基板的直连工艺，即直接通过隔离引导层实现光芯片与第一基板的直接连接，摆脱了对中间层的依赖性，由此能够显著地降低测试结构的加工难度和加工成本。
44、首先，本发明一方面采用隔离引导层对高维矩阵光芯片上的测试引脚进行局部引导和局部封堵，从而对高维矩阵所对应的密集引脚进行一定程度的降维处理，简化结构。另一方面，本发明还分别通过隔离引导层、光芯片依次突出于所述第一基板的设置，以在第一表面突出悬空的位置预留设置gc接口。其中，在对光芯片和第一基板进行连接加工时，隔离引导层的部分悬空设置能够在一定程度上避免胶水等物料污染预留的gc接口（例如，多余的胶水可以在隔离层的隔离或引导下停留在悬空区域，即被限制靠近gc接口）。对应地，光纤阵列的端部采用了折射面的设计以通过第二面的折射作用与第一面相配合，以使得光纤被引入至下端的接口。也即是说，借助于光芯片、隔离引导层的依次突出设置，能够提升光纤信号的输出质量，提升检测结果的准确性。
45、进一步地，针对这种新的测试结构，本发明还提出了一种基于关键因素（如引脚的连通状态）对测试点位进行筛选的降维测试方法，其可以通过局部区域的预测试（如局部区域所获取的结果分布指标）选取出具有典型代表性的测试区，进而为批量性的芯片检测提供了推荐的局部测试区域。
46、并且，由于本发明所采用的隔离引导层设置，所得测试结构能够容纳超高维矩阵的芯片设计，即能够完成高度密集的测试引脚与基板的直连。
47、同时，为了提升降维测试中测试区的选取可靠性，本发明还分别从连通情况、信号强度分布均匀性两个有限维度对测试区的结果进行了综合评估，其中，连通情况可以评估测试引脚是否能够启用，信号强度可以更精细地评估测试引脚是否产生较大的漂移（如是否会影响分光比的均匀性）。由此，通过连通情况、信号强度分布均匀性等有限维度的综合评估能够快速地筛选出待推荐的测试区。
48、从另一个角度来看，针对冗余设计等应用场景，本发明所提出的降维测试结构与降维测试方法相配合，在实际应用过程中还可以在一定程度提升对于检测结果的误差的包容性。例如，针对存在冗余设计的光芯片，可以利用降维检测仅测试其局部区域的工作性质，如果降维测试下的最终测试结果存在微小的误差（例如，将少量异常的测试引脚误判为正常），冗余设计也能够在一定程度上消除这类微小的误差对测试评估所产生的不利影响。
49、又或者，本发明所提出的降维测试方法尤其适用于对光芯片进行快速、低成本的应用分类。具体地，当光芯片的全局区域的工作性质均良好时，则该光芯片可以正常使用，而当光芯片的局部区域中仅有局部点位存在异常时，还可以对光芯片进行降维使用（如当128*128的光芯片存在部分点位异常时，可以降维作为64*64的光芯片使用），以提升光芯片的整体利用率，控制生产成本。
50、在这种对芯片进行应用分类场景下，利用降维测试方法可以避免对芯片进行全局测试，提升测试效率。并且，这种应用分类场景也可以在一定程度上对降维的局部测试中所可能产生微小误差进行弱化，以在一定程度上提升降维测试结果的可靠性。
技术特征：
1.一种光芯片的测试结构，其特征在于，包括：
2.根据权利要求1所述的一种光芯片的测试结构，其特征在于，还包括：
3.一种光芯片的测试方法，其特征在于，包括步骤：
4.根据权利要求3所述的一种光芯片的测试方法，其特征在于，当s104的结果为否时，还包括步骤：
5.根据权利要求3所述的一种光芯片的测试方法，其特征在于，所述输出数据还包括：信号强度，所述信号强度包括：电阻和/或电流大小，对应地，在s105之前，还包括步骤：
6.根据权利要求5所述的一种光芯片的测试方法，其特征在于，一个所述测试引脚的所述输出数据为多次测试的平均结果。
7.根据权利要求3所述的一种光芯片的测试方法，其特征在于，采用设定选取规则从所述第一表面中选取对应的所述测试区，其中所述选取规则为：在所述第一表面上设置多个子区域；从所述第一表面中选取测试区，且所述测试区所包括的子区域在所述多个子区域的占比大于预设的第三比例。
8.根据权利要求3所述的一种光芯片的测试方法，其特征在于，所述第一表面与第一基板（3）通过隔离引导层相连接；其中，所述第一表面上间隔地排列有多个所述测试引脚（51），所述隔离引导层包括：隔离层，所述隔离层用于对至少一个所述测试引脚（51）进行覆盖，且所述隔离层上设置有至少一个开孔，所述开孔的第一端对应另外的至少一个所述测试引脚设置，且所述开孔的第二端连接设置有引导柱，以实现对应的所述测试引脚与所述第一基板（3）之间的电连接。
9.一种光芯片的测试系统，其特征在于，包括：
10.根据权利要求9所述的一种光芯片的测试系统，其特征在于，还包括：
技术总结
本发明涉及芯片测试领域，具体为一种光芯片的测试结构、测试方法及测试系统，测试结构包括：电路板，其上设置有第一基板，第一基板上设置有光芯片，光芯片具有第一表面，第一表面与第一基板通过隔离引导层相连接；第一表面上排列有多个测试引脚，隔离引导层包括：用于对至少一个测试引脚进行覆盖的隔离层，且隔离层上设置有至少一个开孔，开孔的第一端对应另外的至少一个测试引脚设置，开孔内设置有电导线，且开孔的第二端连接设置有与电导线连接的引导柱；第一基板上设置有第一电芯片。该测试结构能够使得光芯片与基板直接相连，极大简化了制备工艺；且对应的测试方法能够利用该结构实现光芯片的局部测试，降低批量测试成本。
技术研发人员：程唐盛,彭银和,江明旸,沈宣江
受保护的技术使用者：光本位科技（上海）有限公司
技术研发日：
技术公布日：2024/9/23