efuse单元及其应用电路的制作方法

本发明属于集成电路设计，特别涉及到一种efuse单元及其应用电路。

背景技术：

1、efuse属于一次性可编程存储器(otp)，基于电子迁移(em)原理，通过熔断熔丝的方式实现编程功能。efuse内部读模块把熔丝电阻值转换为对应的逻辑值，其工作原理是通过比较电路将熔断发生前后的熔丝电阻和参考电阻进行对比而产生不同电平。

2、常规efuse单元，基于电迁移原理，通过对熔断熔丝的方式，实现编程操作，然后通过sa(sense amplifier，灵敏放大器)模块对编程后熔丝电阻与参考电阻之间阻值进行比较判别，产生对应的逻辑输出值。一种常规efuse单元是由1个熔丝和1个nmos控制管组成，如图1所示，nmos控制管控制编程电流流过熔丝，在熔丝上发生电迁移，从而改变熔丝电阻。efuse单元的q端在编程操作时，作为编程电流的输入端；在读操作时，q端接sa(senseamplifier，灵敏放大器)模块，sa(sense amplifier，灵敏放大器)模块产生读电流从q端流过熔丝link1和nmos控制管mn1到地。熔丝熔断后的电阻值决定了sa模块的逻辑输出值，sa模块把增大的电阻值转换为对应的逻辑值1，如果在编程过程出现特殊或意外原因(编程电压、编程时间、熔丝特性等)，常规efuse在编程时会发生熔丝未熔断、编程后熔丝电阻过小等现象，导致sa模块在比较参考电阻和熔丝电阻时，输出错误的逻辑值0，造成整个efuse的可靠性明显降低。

技术实现思路

1、本发明要解决的技术问题是提供一种efuse单元及其应用电路，能避免由于熔丝发生编程电阻过小的问题时导致的读操作失败，提高编程操作的可靠性，并能降低编程操作所需的电压，并降低编程电流，使得整体面积减小。

2、为解决上述技术问题，本发明提供的efuse单元，其包括第一熔丝link1、第二熔丝link2、第一nmos管mn1、第二nmos管mn2及第三nmos管mn3；

3、第一熔丝link1的一端作为efuse单元的q1端口，另一端接第三nmos管mn3的漏端和第一nmos管mn1的漏端；

4、第二熔丝link2的一端作为efuse单元的q2端口，另一端连接第三nmos管mn3的源端和第二nmos管mn2的漏端；

5、第一nmos管mn1的源端及第二nmos管mn2的源端接地gnd；

6、第一nmos管mn1和第二nmos管mn2的栅端短接形成为efuse单元的wlc端口；

7、第三nmos管mn3的栅端作为efuse单元的rdc端口。

8、为解决上述技术问题，本发明提供的所述efuse单元的应用电路，包括第一pmos管mp1、第二pmos管mp2、第七nmos管mn7及sa模块；

9、第一pmos管mp1的漏端bla接efuse单元的q1端口；

10、第二pmos管mp2的漏端blb接efuse单元的q2端口；

11、第一pmos管mp1及第二pmos管mp2的源端短接到编程电源vddq；

12、第一pmos管mp1及第二pmos管mp2的栅端短接到位线控制信号blc；

13、efuse单元的q1端口接到sa模块；

14、efuse单元的q2端口接到第七nmos管mn7的漏端；

15、第七nmos管mn7的源端接地gnd，栅端接读操作信号rd。

16、较佳的，所述sa模块包括比较器、第零分压电阻r0、第一分压电阻r1、参考电阻ref、第四nmos管mn4、第五nmos管mn5及第六nmos管mn6；

17、第六nmos管mn6漏端及第一分压电阻r1一端短接所述比较器的负输入端；

18、第六nmos管mn6源端接efuse单元的q1端口；

19、第五nmos管mn5的漏端及第零分压电阻r0一端短接所述比较器的正输入端；

20、第五nmos管mn5的源端接参考电阻ref一端，栅端接读操作信号rd；

21、第四nmos管mn4的漏端接所述参考电阻ref另一端，源端接地gnd；

22、所述第四nmos管mn4的栅端、第一分压电阻r1另一端及第零分压电阻r0另一端均接工作电源vdd。

23、较佳的，编程电源vddq的电压低于工作电源vdd的电压。

24、较佳的，第零分压电阻r0、第一分压电阻r1的阻值相同。

25、较佳的，对编程操作信号pr和读操作信号(rd)的反通过或门进行逻辑或后，再同字线选择信号wl通过与门进行逻辑与操作，输出字线控制信号wlc到efuse单元的wlc端口。

26、较佳的，对读操作信号rd和字线选择信号wl通过与门进行逻辑与后，输出读控制信号rdc到efuse单元的rdc端口。

27、本发明的efuse单元，每次编程操作都对2个熔丝进行编程，让2个熔丝互为冗余，使得efuse单元具备了冗余备份功能，并在读取操作时对这2个熔丝的总电阻值进行判别，利用2个熔丝的总体编程效果，即两个熔丝的编程电阻之和，来避免由于1个熔丝发生编程电阻过小的问题时导致的读操作失败，提高编程操作的可靠性；另外，该efuse单元可以采用非熔断性编程操作，能降低编程操作所需的电压，并降低编程电流，使得整体面积减小。

技术特征：

1.一种efuse单元，其特征在于，其包括第一熔丝(link1)、第二熔丝(link2)、第一nmos管(mn1)、第二nmos管(mn2)及第三nmos管(mn3)；

2.一种权利要求1所述的efuse单元的应用电路，其特征在于，包括第一pmos管(mp1)、第二pmos管(mp2)、第七nmos管(mn7)及sa模块；

3.根据权利要求2所述的efuse单元的应用电路，其特征在于，

4.根据权利要求3所述的efuse单元的应用电路，其特征在于，

5.根据权利要求3所述的efuse单元的应用电路，其特征在于，

6.根据权利要求3所述的efuse单元的应用电路，其特征在于，

7.根据权利要求6所述的efuse单元的应用电路，其特征在于，

技术总结
本发明公开了一种efuse单元，其包括第一熔丝、第二熔丝、第一NMOS管、第二NMOS管及第三NMOS管；第一熔丝的一端作为efuse单元的Q1端口，另一端接第三NMOS管的漏端和第一NMOS管的漏端；第二熔丝的一端作为efuse单元的端口，另一端连接第三NMOS管的源端和第二NMOS管的漏端；第一NMOS管的源端及第二NMOS管的源端接地；第一NMOS管和第二NMOS管的栅端短接形成为efuse单元的WLC端口；第三NMOS管的栅端作为efuse单元的RDC端口。本发明的efuse单元，能避免由于熔丝发生编程电阻过小的问题时导致的读操作失败，提高编程操作的可靠性，并能降低编程操作所需的电压，并降低编程电流，使得整体面积减小。本发明还公开了该ehuse单元的应用电路。

技术研发人员：晏颖
受保护的技术使用者：上海华力集成电路制造有限公司
技术研发日：
技术公布日：2024/9/23