占空比调整电路及随机存储器的制作方法

本技术涉及占空比调节，特别涉及一种占空比调整电路及随机存储器。

背景技术：

1、双倍速率(double data rate，ddr)同步随机存储器(sdram)是随机存取存储器的主流，它是一种典型的半导体存储设备。ddr型的dram设计为在时钟信号的上升沿和下降沿同步输入或输出数据。因此，时钟信号的占空比需要精确地保持在50％。为此，芯片通常采用占空比调整电路来对时钟信号进行占空比调整。但在现有技术中的占空比调整电路中，其占空比调节范围有限，占空比调节范围由单个晶体管的最小充电、放电电流决定；如果充电、放电电流过小，则不能精确调节时钟信号的占空比；且现有技术的占空比调整电路进行占空比调节时，时钟信号的通路上耦接的晶体管数量多，寄生大，对前一级电路的驱动能力有一定的要求。

技术实现思路

1、为了解决上述问题，本技术提供一种占空比调整电路及随机存储器，能够精确地调节时钟信号的占空比，且无需配置大数量的晶体管，寄生电容较小。

2、为解决上述技术问题，本技术采用的一个技术方案是：提供一种占空比调整电路，该占空比调整电路包括占空比调节链路、占空比检测器、状态机及偏置电压产生模块，占空比调节链路接收初始时钟信号，并对初始时钟信号进行调节以产生输出时钟信号；占空比检测器与占空比调节链路耦接，以基于检测到的输出时钟信号的占空比生成相应的检测信号；状态机与占空比检测器耦接，以基于检测信号生成相应的控制码；偏置电压产生模块分别与状态机及占空比调节链路耦接，用于基于控制码生成相应的偏置电压并提供至占空比调节链路，其中，占空比调节链路通过偏置电压调整占空比调节链路中的中间节点的下拉电流，调整中间节点产生的中间时钟信号的上升沿或下降沿的斜率，从而调整输出时钟信号的占空比。

3、其中，偏置电压产生模块包括第一偏置电压产生模块和第二偏置电压产生模块，其中，第一偏置电压产生模块用于产生第一偏置电压，占空比调节链路基于第一偏置电压收窄输出时钟信号的占空比；第二偏置电压产生模块用于产生第二偏置电压，占空比调节链路基于第二偏置电压增大输出时钟信号的占空比。

4、其中，第一偏置电压产生模块及第二偏置电压产生模块分别包括偏置电流产生模块及偏置电压产生模块，其中，偏置电流产生模块包括多个并联的偏置电流支路，并基于控制码调整控制偏置电流支路的导通数量，从而产生相应的偏置电流；偏置电压产生模块与偏置电流产生模块耦接，以基于偏置电流产生并输出偏置电压。

5、其中，偏置电流产生模块中的每一个偏置电流支路分别包括：第一晶体管及开关，第一晶体管的控制端接收参考电压，第一晶体管的第一通路端接收第一工作电压；开关的第一端与第一晶体管的第二通路端耦接，开关的第二端与偏置电流输出模块耦接，且开关的控制端用于接收控制码，以基于控制码的控制而决定对应的偏置电流支路是否导通。

6、其中，偏置电压产生模块包括第二晶体管及电容，第二晶体管的第一通路端接收偏置电流且与第二晶体管的控制端耦接；第二晶体管的控制端输出偏置电压；电容的第一端接地，电容的第二端与第二晶体管的控制端耦接。

7、其中，偏置电流支路包括的多个第一晶体管的尺寸之比依次为1、2、4、8…2^n，其中n为偏置电流支路的数量，使得基于控制码调整的偏置电流在0到(2^n-1)*i0范围内的精度连续，其中i0为单位尺寸的第一晶体管接入所提供的偏置电流。

8、其中，占空比调节链路包括输入模块、输出模块及第一调节链路及第二调节链路。输入模块接收初始时钟信号并进行处理，以产生输入第一处理时钟信号；输出模块用于输出输出时钟信号；第一调节链路耦接输入模块，以对第一输入时钟信号执行第一调节操作和缓冲反相操作以输出第一时钟信号；第二调节链路耦接第一调节链路，以对第二输入处理时钟信号执行第二调节操作和缓冲反相操作，以输出第二时钟信号，其中，第一输入处理时钟信号、第一时钟信号、第二输入处理时钟信号及第二时钟信号分别作为占空比调节链路的中间时钟信号；其中，响应于第一调节链路执行第一调节操作，第一调节链路调节中间时钟信号的上升沿或下降沿的斜率，以收窄或增大输出时钟信号的占空比；响应于第二调节链路执行第二调节操作，第二调节链路调节中间时间信号的上升沿或下降沿的斜率，以增大或收窄输出时钟信号的占空比。

9、其中，占空比调节链路进一步包括缓冲模块，缓冲模块耦接在第一调节链路和第二调节链路之间，以对第一调节链路输出的第一时钟信号进行缓冲，产生第二输入处理时钟信号。

10、其中，输入模块包括第一缓冲单元，第一缓冲单元由偶数个反相器组成，并接收初始时钟信号以执行缓冲操作，从而产生输入处理时钟信号，其中，输入处理时钟信号与初始时钟信号同相；或者输入模块包括第一缓冲反相单元，第一缓冲反相单元由奇数个反相器组成，并接收初始时钟信号以执行缓冲反相操作，从而产生输入处理时钟信号，其中，输入处理时钟信号与初始时钟信号反相。

11、其中，输出模块包括第二缓冲单元，第二缓冲单元由偶数个反相器组成，接收第二调节链路输出的第二时钟信号，并执行缓冲操作，从而产生输出时钟信号；或者输出模块包括第二缓冲反相单元，第二缓冲反相单元由奇数个反相器组成，接收第二调节链路输出的第二时钟信号，并执行缓冲反相操作，从而产生输出时钟信号；其中，响应于输入模块包括第一缓冲单元，输出模块包括第二缓冲单元；响应于输入模块包括第一缓冲反相单元，输出模块包括第二缓冲反相单元。

12、其中，第一调节链路或第二调节链路，分别包括反相器及放电支路，反相单元设置在占空比调节链路的主路径上，以执行缓冲反相操作；放电支路耦接反相单元，接收第一偏置电压或第二偏置电压，以基于第一偏置电压或第二偏置电压对中间时钟信号执行放电操作，以调节中间时钟信号的上升沿或下降沿的斜率；其中，响应于第一调节链路执行第一调节操作，藉由第一调节链路中的放电支路调节中间时钟信号的上升沿或下降沿的斜率，并藉由第一调节链路中和第二调节链路中的反相单元分别执行缓冲反相操作；响应于第二调节链路执行第二调节操作，藉由第二调节链路中的放电支路调节中间时钟信号的上升沿或下降沿的斜率，并藉由第一调节链路和第二调节链路中的反相单元分别执行所述缓冲反相操作。

13、其中，输入模块包括第一缓冲单元，输出模块包括第二缓冲单元，第一调节链路接收第一偏置电压以执行第一调节操作用于收窄输出时钟信号的占空比，第二调节链路接收第二偏置电压以执行第二调节操作用于增大输出时钟信号的占空比；或者输入模块包括第一缓冲反相单元，输出模块包括第二缓冲反相单元，第一调节链路接收第二偏置电压以执行第一调节操作用于增大输出时钟信号的占空比，第二调节链路接收第一偏置电压以执行第二调节操作用于收窄输出时钟信号的占空比。

14、其中，放电支路包括第三晶体管及第四晶体管，第三晶体管的控制端接收第一偏置电压或第二偏置电压，第三晶体管的第一通路端与反相单元的输入端耦接，第四晶体管的控制端与反相器的输出端耦接，第四晶体管的第一通路端与第三晶体管的第二通路端耦接，第四晶体管的第二通路端接地；其中，第三晶体管的控制端接收第一偏置电压或第二偏置电压时，第三晶体管及第四晶体管导通，第三晶体管及第四晶体管之间产生与第一偏置电压或第二偏置电压对应的下拉电流，对中间时钟信号执行放电操作，以调节中间时钟信号的上升沿的斜率。

15、其中，反相单元包括第五晶体管、第六晶体管及第七晶体管，第五晶体管的控制端与输入模块耦接，第五晶体管的第一通路端接收第二工作电压；第六晶体管的控制端与输入模块耦接，第六晶体管的第一通路端与第五晶体管的第二通路端耦接，其中，第六晶体管的第一通路端与第五晶体管的第二通路端之间的节点作为反相单元的输出端；第七晶体管的控制端与输入模块耦接，第七晶体管的第一通路端与第六晶体管的第二通路端耦接；第七晶体管的第二通路端接地；放电支路包括第八晶体管，第八晶体管的控制端接收第一偏置电压或第二偏置电压，第八晶体管的第一通路端与第六晶体管的第二通路端耦接；第八晶体管的第二通路端接地；其中，第八晶体管的控制端接收第一偏置电压或第二偏置电压时，第八晶体管导通，第八晶体管基于第一偏置电压或第二偏置电压产生相应的下拉电流，对中间时钟信号执行放电操作，以调节中间时钟信号的下降沿的斜率。

16、为解决上述技术问题，本技术采用的另一个技术方案是：提供一种随机存储器，该随机存储器包括上述任意一项的占空比调整电路。

17、区别于现有技术，本技术的占空比调整电路能够将占空比检测器生成的检测信号提供至状态机生成控制码，再通过控制码生成作用于占空比调节链路的偏置电压，通过偏置电压可以调整占空比调节链路中的中间节点的下拉电流，进而调整中间节点产生的中间时钟信号的上升沿或下降沿的斜率，从而调整输出时钟信号的占空比，相较于现有技术，本技术占空比调整电路的时钟信号的占空比调节范围较广，由电压控制在调节占空比时其调节精度也更为精确，且本技术的占空比调整电路无需较多的晶体管，寄生电容小，对前一级电路的驱动能力要求也小。

技术特征：

1.一种占空比调整电路，其特征在于，包括：

2.根据权利要求1所述的占空比调整电路，其特征在于，

3.根据权利要求2所述的占空比调整电路，其特征在于，所述第一偏置电压产生模块及所述第二偏置电压产生模块分别包括：

4.根据权利要求3所述的占空比调整电路，其特征在于，所述偏置电流产生模块中的每一个所述偏置电流支路分别包括：

5.根据权利要求3所述的占空比调整电路，其特征在于，所述偏置电压产生模块包括：

6.根据权利要求4所述的占空比调整电路，其特征在于，其中多个所述偏置电流支路包括的多个第一晶体管的尺寸之比依次为1、2、4、8…2^n，其中n为所述偏置电流支路的数量，使得基于所述控制码调整的所述偏置电流在0到(2^n-1)*i0范围内的精度连续，其中i0为单位尺寸的所述第一晶体管接入所提供的偏置电流。

7.根据权利要求2所述的占空比调整电路，其特征在于，所述占空比调节链路包括：

8.根据权利要求7所述的占空比调整电路，其特征在于，所述占空比调节链路进一步包括：

9.根据权利要求7或8所述的占空比调整电路，其特征在于，

10.根据权利要求9所述的占空比调整电路，其特征在于，

11.根据权利要求7所述的占空比调整电路，其特征在于，

12.根据权利要求11所述的占空比调整电路，其特征在于，

13.根据权利要求11所述的占空比调整电路，其特征在于，

14.根据权利要求11所述的占空比调整电路，其特征在于，

15.一种随机存储器，其特征在于，包括权利要求1-14任一项所述的占空比调整电路。

技术总结
本申请公开了一种占空比调整电路及随机存储器，该占空比调整电路包括占空比调节链路、占空比检测器、状态机及偏置电压产生模块，占空比调节链路接收初始时钟信号，并对初始时钟信号进行调节以产生输出时钟信号；占空比检测器与占空比调节链路耦接，以基于检测到的输出时钟信号的占空比生成相应的检测信号；状态机与占空比检测器耦接，以基于检测信号生成相应的控制码；偏置电压产生模块分别与状态机及占空比调节链路耦接，用于基于控制码生成相应的偏置电压并提供至占空比调节链路。通过上述方式，本申请的占空比调整电路通过偏置电压调整中间节点产生的中间时钟信号的上升沿或下降沿的斜率，从而较为精确地调整输出时钟信号的占空比。

技术研发人员：王梦海,黄碧云,方海彬
受保护的技术使用者：上海格易电子有限公司
技术研发日：
技术公布日：2024/9/23