非易失性存储器及电子设备的制作方法
本公开涉及存储器，具体而言，涉及一种非易失性存储器及电子设备。
背景技术：
1、随着存储技术的快速发展，对非易失性存储器的可靠性要求越来越高。
2、相关技术中，可以通过crc算法对单晶片的非易失性存储器存储的数据进行校验，但是，由于crc算法是顺序进行的，无法针对包括多个晶片的非易失性存储器存储的数据进行校验。
3、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
1、本公开提供一种非易失性存储器及电子设备，可以实现对包括多个晶片的非易失性存储器存储的数据进行校验，从而提高非易失性存储器存储的数据的正确性。
2、本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
3、本公开实施例提供一种非易失性存储器，包括：n个晶片，n为大于1的整数；所述n个晶片中的至少一个晶片分别接收crc操作执行指令，并根据所述crc操作执行指令确定所述至少一个晶片的待校验数据；针对所述n个晶片中的任一个晶片，所述晶片根据所述至少一个晶片的待校验数据计算crc码，以用于校验所述非易失性存储器的待校验数据。
4、在本公开一些示例性实施例中，针对所述n个晶片中的任一个晶片，所述晶片根据所述晶片的待校验数据计算并存储所述晶片的crc码，以用于校验所述晶片的待校验数据。
5、在本公开一些示例性实施例中，针对所述n个晶片中的任一个晶片，所述晶片接收外部设备发送的crc码读取指令，并向所述外部设备返回所述晶片的crc码，以使所述外部设备对所述晶片的待校验数据进行校验。
6、在本公开一些示例性实施例中，所述n个晶片中包括目标晶片和除所述目标晶片以外的多个其他晶片；所述目标晶片接收至少一个其他晶片发送的待校验数据；所述目标晶片根据所述至少一个其他晶片的待校验数据，计算并存储crc码，以用于校验所述非易失性存储器的待校验数据。
7、在本公开一些示例性实施例中，所述目标晶片依次接收所述至少一个其他晶片发送的待校验数据，根据每次接收的待校验数据依次计算并存储crc码，以用于校验所述非易失性存储器的待校验数据。
8、在本公开一些示例性实施例中，所述目标晶片接收外部设备发送的crc码读取指令，并向所述外部设备返回所述目标晶片最后一次存储的crc码，以使所述外部设备对所述非易失性存储器的待校验数据进行校验。
9、在本公开一些示例性实施例中，所述n个晶片中的若干个晶片依次根据各自的待校检数据计算并存储crc码，以用于校验每个晶片的待校验数据。
10、在本公开一些示例性实施例中，针对所述若干个晶片中的任一晶片，所述晶片接收上一晶片存储的crc码，并根据所述晶片的待校检数据和所述上一晶片存储的crc码计算并存储所述晶片的crc码，以用于校验所述晶片的待校验数据。
11、在本公开一些示例性实施例中，所述若干个晶片中的任一晶片接收外部设备发送的crc码读取指令，并向所述外部设备返回所述晶片的crc码，以使所述外部设备对所述非易失性存储器的待校验数据进行校验。
12、在本公开一些示例性实施例中，所述非易失性存储器的至少一个非io端口用于传输状态信号，所述状态信号为第一电平时表示至少一个晶片正在进行crc计算。
13、在本公开一些示例性实施例中，所述非易失性存储器的至少一个非io端口用于传输控制信号，所述控制信号为第一电平时表示至少一个晶片正在进行crc计算。
14、在本公开一些示例性实施例中，所述n个晶片中的至少一个晶片接收所述非易失性存储器的待校验数据的地址信息，并根据所述地址信息确定所述至少一个晶片各自的待校验数据。
15、在本公开一些示例性实施例中，所述至少一个晶片确定所述地址信息中的起始地址和结束地址是否均位于同一晶片；若所述起始地址和所述结束地址不是均位于同一晶片，则生成标志信号，以用于提示所述地址信息跨晶片。
16、在本公开一些示例性实施例中，所述至少一个晶片将所述标志信号上报至外部设备，以提示所述外部设备所述地址信息跨晶片。
17、本公开实施例提供一种非易失性存储器，包括：n个晶片，n为大于1的整数；所述n个晶片中的至少一个晶片接收crc操作执行指令和所述非易失性存储器的待校验数据的地址信息，并确定所述地址信息中的起始地址和结束地址是否均位于同一晶片；若所述起始地址和所述结束地址不是均位于同一晶片，则生成标志信号，以用于提示所述地址信息跨晶片。
18、在本公开一些示例性实施例中，所述至少一个晶片将所述标志信号上报至外部设备，以提示所述外部设备所述地址信息跨晶片。
19、本公开实施例提供一种电子设备，包括上述任一种所述的非易失性存储器。
20、本公开实施例提供的非易失性存储器包括n个晶片，在n个晶片中的至少一个晶片接收到crc操作执行指令时，可以根据crc操作执行指令确定各个晶片存储的待校验数据；针对n个晶片中的任意一个晶片，该晶片可以根据确定的各个晶片存储的待校验数据计算crc码，该crc码可以实现对包括多个晶片的非易失性存储器存储的数据进行校验，从而提高非易失性存储器存储的数据的正确性。
21、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
技术特征：
1.一种非易失性存储器，其特征在于，包括：n个晶片，n为大于1的整数；
2.根据权利要求1所述的非易失性存储器，其特征在于，针对所述n个晶片中的任一个晶片，所述晶片根据所述晶片的待校验数据计算并存储所述晶片的crc码，以用于校验所述晶片的待校验数据。
3.根据权利要求2所述的非易失性存储器，其特征在于，针对所述n个晶片中的任一个晶片，所述晶片接收外部设备发送的crc码读取指令，并向所述外部设备返回所述晶片的crc码，以使所述外部设备对所述晶片的待校验数据进行校验。
4.根据权利要求1所述的非易失性存储器，其特征在于，所述n个晶片中包括目标晶片和除所述目标晶片以外的多个其他晶片；
5.根据权利要求4所述的非易失性存储器，其特征在于，所述目标晶片依次接收所述至少一个其他晶片发送的待校验数据，根据每次接收的待校验数据依次计算并存储crc码，以用于校验所述非易失性存储器的待校验数据。
6.根据权利要求5所述的非易失性存储器，其特征在于，所述目标晶片接收外部设备发送的crc码读取指令，并向所述外部设备返回所述目标晶片最后一次存储的crc码，以使所述外部设备对所述非易失性存储器的待校验数据进行校验。
7.根据权利要求1所述的非易失性存储器，其特征在于，
8.根据权利要求7所述的非易失性存储器，其特征在于，
9.根据权利要求7或8所述的非易失性存储器，其特征在于，所述若干个晶片中的任一晶片接收外部设备发送的crc码读取指令，并向所述外部设备返回所述晶片的crc码，以使所述外部设备对所述非易失性存储器的待校验数据进行校验。
10.根据权利要求1-9任一项所述的非易失性存储器，其特征在于，所述非易失性存储器的至少一个非io端口用于传输状态信号，所述状态信号为第一电平时表示至少一个晶片正在进行crc计算。
11.根据权利要求1-9任一项所述的非易失性存储器，其特征在于，所述非易失性存储器的至少一个非io端口用于传输控制信号，所述控制信号为第一电平时表示至少一个晶片正在进行crc计算。
12.根据权利要求1所述的非易失性存储器，其特征在于，所述n个晶片中的至少一个晶片接收所述非易失性存储器的待校验数据的地址信息，并根据所述地址信息确定所述至少一个晶片各自的待校验数据。
13.根据权利要求12所述的非易失性存储器，其特征在于，所述至少一个晶片确定所述地址信息中的起始地址和结束地址是否均位于同一晶片；
14.根据权利要求13所述的非易失性存储器，其特征在于，所述至少一个晶片将所述标志信号上报至外部设备，以提示所述外部设备所述地址信息跨晶片。
15.一种非易失性存储器，其特征在于，包括：n个晶片，n为大于1的整数；
16.根据权利要求15所述的非易失性存储器，其特征在于，所述至少一个晶片将所述标志信号上报至外部设备，以提示所述外部设备所述地址信息跨晶片。
17.一种电子设备，其特征在于，包括如权利要求1至16中任一项所述的非易失性存储器。
技术总结
本公开提供一种非易失性存储器及电子设备。该非易失性存储器包括n个晶片，n为大于1的整数；所述n个晶片中的至少一个晶片分别接收CRC操作执行指令，并根据所述CRC操作执行指令确定所述至少一个晶片的待校验数据；针对所述n个晶片中的任一个晶片，所述晶片根据所述至少一个晶片的待校验数据计算CRC码，以用于校验所述非易失性存储器的待校验数据。
技术研发人员：李建新,陈立刚
受保护的技术使用者：兆易创新科技集团股份有限公司
技术研发日：
技术公布日：2024/9/23