快闪存储器控制器、输入输出接口电路及输入输出接口电路的方法与流程
本发明有关于一种输入/输出接口电路机制，尤指一种快闪存储器控制器、输入/输出接口电路及输入/输出接口电路的方法。
背景技术：
1、一般而言，设置在一控制器电路芯片中的传统的输入/输出电路会被使用作为一特定的信号匹配电路网路以用来在信号发送或信号接收时提供一固定的信号匹配电阻。然而，这种传统的输入/输出电路无法满足当前快速发展的产品规范标准的要求。
技术实现思路
1、因此本发明的目的之一在于提供一种快闪存储器控制器、输入/输出接口电路及输入/输出接口电路的方法，以解决上述问题。
2、根据本发明的实施例，系揭露了一种输入/输出接口电路。输入/输出接口电路设置于一快闪存储器控制器内并耦接到一快闪存储器，该快闪存储器通过该快闪存储器控制器的一输入/输出信号埠来外部耦接到该快闪存储器控制器，以及该输入/输出接口电路包括一传输芯片内终端电路与一控制电路。传输芯片内终端电路作为一输出级驱动电路或一输入级芯片内终端电路。控制电路耦接于该传输芯片内终端电路，用以接收自一处理器电路所传送的至少一控制信号，并使用该至少一控制信号来控制该传输芯片内终端电路作为该输出级驱动电路来传输和驱动从该快闪存储器控制器的该处理器电路所发送通过该输入/输出信号埠至该快闪存储器的一传输信号，以及用来控制该传输芯片内终端电路作为该输入级芯片内终端电路以对于该输入/输出信号埠产生并提供一匹配终端电阻。
3、根据本发明的实施例，另揭露了一种快闪存储器控制器。快闪存储器控制器通过该快闪存储器控制器的一输入/输出信号埠外部耦接于一快闪存储器，以及该快闪存储器控制器包括该输入/输出信号埠、处理器电路以及上述的输入/输出接口电路。
4、根据本发明的实施例，另揭露了一种输入/输出接口电路的方法，该输入/输出接口电路设置在一快闪存储器控制器内并通过该快闪存储器控制器的一输入/输出信号埠外部耦接到该快闪存储器，该快闪存储器耦接到该快闪存储器控制器，以及该方法包括有：提供一传输芯片内终端电路以作为一输出级驱动电路或一输入级芯片内终端电路；接收自一处理器电路所传送的至少一控制信号；使用该至少一控制信号来控制该传输芯片内终端电路作为该输出级驱动电路来传输和驱动从该快闪存储器控制器的该处理器电路所发送通过该输入/输出信号埠至该快闪存储器的一传输信号；以及使用该至少一控制信号来控制该传输芯片内终端电路作为该输入级芯片内终端电路以对于该输入/输出信号埠产生并提供一匹配终端电阻。
技术特征：
1.一种输入/输出接口电路，设置于一快闪存储器控制器内并耦接到一快闪存储器，该快闪存储器通过该快闪存储器控制器的一输入/输出信号埠来外部耦接到该快闪存储器控制器，以及该输入/输出接口电路包括：
2.如权利要求1所述的输入/输出接口电路，其特征在于，该控制电路系因应于一第一产品规格要求来控制该传输芯片内终端电路形成一第一抽头终端结构，以及因应于一第二产品规格要求控制该传输芯片内终端电路形成一第二抽头终端结构，该第二抽头终端结构不同于该第一抽头终端结构。
3.如权利要求2所述的输入/输出接口电路，其特征在于，该第一抽头终端结构为一中心抽头终端结构，而该第二抽头终端结构为一低抽头终端结构。
4.如权利要求1所述的输入/输出接口电路，其特征在于，当该传输芯片内终端电路作为该输入级芯片内终端电路时，该控制电路系控制该传输芯片内终端电路因应于不同的产品规格要求对于该输入/输出信号埠产生并提供不同匹配终端电阻。
5.如权利要求1所述的输入/输出接口电路，其特征在于，该传输芯片内终端电路包括：
6.如权利要求5所述的输入/输出接口电路，其特征在于，该对应的第二电阻值不同于该对应的第一电阻值。
7.如权利要求5所述的输入/输出接口电路，其特征在于，该多个阻抗电路中的多个第一电阻单元的多个电阻值是基于一二进位制数字系统的多个权值所配置的，而该多个阻抗电路中的多个第二电阻单元的多个电阻值也是根据该二进位制数字系统的该多个权重所配置的。
8.一种快闪存储器控制器，通过该快闪存储器控制器的一输入/输出信号埠外部耦接于一快闪存储器，以及该快闪存储器控制器包括：
9.如权利要求8所述的快闪存储器控制器，其特征在于，该控制电路系因应于一第一产品规格要求来控制该传输芯片内终端电路形成一第一抽头终端结构，以及因应于一第二产品规格要求控制该传输芯片内终端电路形成一第二抽头终端结构，该第二抽头终端结构不同于该第一抽头终端结构。
10.如权利要求9所述的快闪存储器控制器，其特征在于，该第一抽头终端结构为一中心抽头终端结构，而该第二抽头终端结构为一低抽头终端结构。
11.如权利要求8所述的快闪存储器控制器，其特征在于，当该传输芯片内终端电路作为该输入级芯片内终端电路时，该控制电路系控制该传输芯片内终端电路因应于不同的产品规格要求对于该输入/输出信号埠产生并提供不同匹配终端电阻。
12.如权利要求8所述的快闪存储器控制器，其特征在于，该传输芯片内终端电路包括：
13.如权利要求12所述的快闪存储器控制器，其特征在于，该对应的第二电阻值不同于该对应的第一电阻值。
14.如权利要求12所述的快闪存储器控制器，其特征在于，该多个阻抗电路中的多个第一电阻单元的多个电阻值是基于一二进位制数字系统的多个权值所配置的，而该多个阻抗电路中的多个第二电阻单元的多个电阻值也是根据该二进位制数字系统的该多个权重所配置的。
15.一种输入/输出接口电路的方法，该输入/输出接口电路设置在一快闪存储器控制器内并通过该快闪存储器控制器的一输入/输出信号埠外部耦接到该快闪存储器，该快闪存储器耦接到该快闪存储器控制器，以及该方法包括有：
16.如权利要求15所述的方法，其特征在于，另包括：
17.如权利要求16所述的方法，其特征在于，该第一抽头终端结构为一中心抽头终端结构，而该第二抽头终端结构为一低抽头终端结构。
18.如权利要求15所述的方法，其特征在于，另包括：
技术总结
本发明涉及一种输入/输出接口电路，设置于快闪存储器控制器内并包括传输芯片内终端电路与控制电路，传输芯片内终端电路作为输出级驱动电路或输入级芯片内终端电路。控制电路用以接收自处理器电路所传送的控制信号，使用控制信号来控制传输芯片内终端电路作为输出级驱动电路来传输和驱动一传输信号，以及控制传输芯片内终端电路作为输入级芯片内终端电路以对于输入/输出信号埠产生并提供匹配终端电阻。
技术研发人员：翁梓洋
受保护的技术使用者：慧荣科技股份有限公司
技术研发日：
技术公布日：2024/9/23