一种16位该精度模拟量差分采样装置的制作方法

本发明属于差分采样装置，具体涉及一种16位该精度模拟量差分采样装置。

背景技术：

1、在大部分的电路设计中都包含电源拓扑，数字控制核心，驱动，通讯及采样等。我们要讲的就是采样电路的优化设计。adc采样的实现方式包括外接采样芯片和采用控制核心内部采样模块两种。大多数mcu/dsp内部都囊括了adc采样模块，如stm32f103内部集成了12-bit adc，最大采样率为1ms/s，stm32f4支持10位/12位adc采样。但是这种采样模块精度有限。在现在的采样电路的设计中，一般都采用dsp内部采样模块进行采样或者外接adc芯片进行采样。当用dsp内部模块进行采样时，其信号精度只有12位。外接adc芯片进行采样时，其传输位串口传输，传输速率不高。

技术实现思路

1、发明目的：提供一种16位该精度模拟量差分采样装置，解决上述提到的问题，提高采样的精度和数据传输的速率。

2、技术方案：一种16位该精度模拟量差分采样装置，包括：采样平台和数字处理系统组成；

3、所述采样平台由fpga芯片和adc采样芯片组成；所述数字处理系统由dsp芯片组成；

4、在fpga软件的配合下，所述adc芯片与所述fpga芯片，所述fpga芯片与所述dsp芯片将采样的数据进行交互。

5、在进一步的实施例中，当前端采样电路将外部采样的数据采样到adc芯片后，由adc芯片将数字信号处理成模拟信号然后通过并行接口快速的传输给fpga芯片，再由fpga芯片将信号进行8位平均进行处理然后传输给dsp芯片。

6、在进一步的实施例中，所述adc芯片将差分的模拟量信号采集到va0～va7通道和vb0～vb7通道，然后通过所述adc芯片传输并口数据信号至所述fpga芯片。

7、在进一步的实施例中，所述adc芯片设有并行接口。

8、在进一步的实施例中，所述采样平台包括信号采集系统、数据存储同步系统；

9、所述信号采集系统包括：fmc子板模块和fmc载卡模块；fmc子板模块由adc采样芯片、有源晶振、时钟发生器和电源模块组成；fmc载卡模块由fpga芯片和电源模块组成；fmc子卡模块上的时钟、同步信号、高速数据信号以及控制信号通过一个标准的fmc hpc插头与fmc载卡模块上的fmc hpc插座相连，最终连接到fmc载卡模块上的fpga芯片；

10、所述数据存储同步系统用于将所述信号采集系统中采集的信号进行存储和同步。

11、在进一步的实施例中，所述adc采样芯片的信号采样在时钟的上升沿进行，并将各级的量化输出组合在一起，在数字校正逻辑中最终形成一个16位转换结果，所述adc采样芯片的数字输出经过fmc hpc连接器连接到fmc载卡模块上fpga芯片的高速收发器接口，从而形成一个高速发送及接收链路；adc采样芯片为是发送端，fpga芯片是接收端，两者之间的高速数据传输采用jesd204b协议；

12、所述信号采集系统的时钟部分由一片有源晶振和时钟芯片组成，有源晶振为时钟芯片提供时钟输入，时钟芯片被配置成总共输出2路成对的clk信号以及sysref信号；其中1路clk和sysref信号分别为adc采样芯片提供采样时钟以及sysref信号，另外1路clk和sysref信号通过hpc连接器输出给fmc载卡模块上的fpga芯片，用于给fpga芯片提供系统时钟以及用于实现jesd204b协议的sysref同步信号，时钟芯片产生的所有时钟信号clk以及sysref信号在相位上都是同步的。

13、在进一步的实施例中，fmc载卡模块上的fpga芯片通过串行端口接口访问配置时钟芯片以及adc采样芯片内部的寄存器，以设定所需要的工作模式或功能；fpga芯片作为接收器，通过高速收发器模块接收从adc采样芯片传输过来的数字化的高速高精度采样结果；fpga对数字化的采样结果直接做预处理，在通过高速收发器模块将采样结果传输到dsp芯片中做进一步处理

14、在进一步的实施例中，所述数据存储同步系统是先将adc采样芯片采集信号输入至fpga芯片中，fpga芯片预处理数据先对adc采样芯片输出的同一拍时钟的数据进行处理，对adc采样芯片数据进行同步，使fpga芯片获得adc采样芯片输出的同一拍数据，最后进行数据存储；

15、adc采样芯片数据同步过程如下：adc采样芯片发送内部的prbs码到fpga芯片，通过将所有通路的prbs码与fpga芯片内部的prbs码进行对比、移位的操作，实现数据间同步。

16、在进一步的实施例中，所述fpga芯片预处理是首先adc采样芯片并行输出24对低压差差分信号采样数据，采样数据依次进行接收、电平转换、延时调节并到达bram进行处理，并发送至fpga芯片；

17、fpga芯片接收高速adc采样芯片输出的24对采样数据和2对同步的时钟信号，使用双数据率双沿锁存数据；fpga芯片不能直接接收采样数据进入其内部逻辑资源，需要对输入的采样数据作降速处理使用iddr原语进行2倍降速或使用iserdes原语进行2-10倍降速,并输出至dsp芯片中。

18、本发明具有以下优点：

19、1.让信号精度达到16位。

20、2.不加偏置1.5v电压都可以采样电源正负压。

21、3.fpga芯片可以将采样的信号进行8位平均的信号处理，减小dsp芯片的压力。

22、4.adc芯片有并行接口，采样数据传输速率快。

技术特征：

1.一种16位该精度模拟量差分采样装置，其特征在于，所述差分采样装置包括：采样平台和数字处理系统组成；

2.根据权利要求1所述的一种16位该精度模拟量差分采样装置，其特征在于，当前端采样电路将外部采样的数据采样到adc芯片后，由adc芯片将数字信号处理成模拟信号然后通过并行接口快速的传输给fpga芯片，再由fpga芯片将信号进行8位平均进行处理然后传输给dsp芯片。

3.根据权利要求2所述的一种16位该精度模拟量差分采样装置，其特征在于，所述adc芯片将差分的模拟量信号采集到va0～va7通道和vb0～vb7通道，然后通过所述adc芯片传输并口数据信号至所述fpga芯片。

4.根据权利要求2所述的一种16位该精度模拟量差分采样装置，其特征在于，所述adc芯片设有并行接口。

5.根据权利要求1所述的一种16位该精度模拟量差分采样装置，其特征在于，所述采样平台包括信号采集系统、数据存储同步系统；

6.根据权利要求5所述的一种16位该精度模拟量差分采样装置，其特征在于，所述adc采样芯片的信号采样在时钟的上升沿进行，并将各级的量化输出组合在一起，在数字校正逻辑中最终形成一个16位转换结果，所述adc采样芯片的数字输出经过fmc hpc连接器连接到fmc载卡模块上fpga芯片的高速收发器接口，从而形成一个高速发送及接收链路；adc采样芯片为是发送端，fpga芯片是接收端，两者之间的高速数据传输采用jesd204b协议；

7.根据权利要求6所述的一种16位该精度模拟量差分采样装置，其特征在于，fmc载卡模块上的fpga芯片通过串行端口接口访问配置时钟芯片以及adc采样芯片内部的寄存器，以设定所需要的工作模式或功能；fpga芯片作为接收器，通过高速收发器模块接收从adc采样芯片传输过来的数字化的高速高精度采样结果；fpga对数字化的采样结果直接做预处理，在通过高速收发器模块将采样结果传输到dsp芯片中做进一步处理。

8.根据权利要求5所述的一种16位该精度模拟量差分采样装置，其特征在于，所述数据存储同步系统是先将adc采样芯片采集信号输入至fpga芯片中，fpga芯片预处理数据先对adc采样芯片输出的同一拍时钟的数据进行处理，对adc采样芯片数据进行同步，使fpga芯片获得adc采样芯片输出的同一拍数据，最后进行数据存储；

9.根据权利要求6所述的一种16位该精度模拟量差分采样装置，其特征在于，所述fpga芯片预处理是首先adc采样芯片并行输出24对低压差差分信号采样数据，采样数据依次进行接收、电平转换、延时调节并到达bram进行处理，并发送至fpga芯片；

技术总结
本发明属于差分采样装置技术领域，具体涉及一种16位该精度模拟量差分采样装置，包括：采样平台和数字处理系统组成；所述采样平台由FPGA芯片和ADC采样芯片组成；所述数字处理系统由DSP芯片组成；在FPGA软件的配合下，所述ADC芯片与所述FPGA芯片，所述FPGA芯片与所述DSP芯片将采样的数据进行交互；当前端采样电路将外部采样的数据采样到ADC芯片后，由ADC芯片将数字信号处理成模拟信号然后通过并行接口快速的传输给FPGA芯片，再由FPGA芯片将信号进行8位平均进行处理然后传输给DSP芯片，本发明可以让信号精度达到16位，在不加偏置1.5V电压都可以采样电源正负压，FPGA芯片可以将采样的信号进行8位平均的信号处理，减小DSP芯片的压力，ADC芯片有并行接口，采样数据传输速率快。

技术研发人员：张晋华,杜冬冬,耿宏涛,杨广春
受保护的技术使用者：江苏莱提电气股份有限公司
技术研发日：
技术公布日：2024/9/23