半导体结构版图、半导体结构及其制造方法与流程

本公开涉及半导体制造领域，特别是涉及一种半导体结构版图、半导体结构及其制造方法。

背景技术：

1、半导体分立器件作为半导体技术中的一个重要分支，是现代电子工业中的重要组成部分，在电子电路中扮演着基础而又关键的角色。随着新能源汽车、物联网及人工智能等新兴领域的崛起，各行业对半导体分立器件的需求均在进一步提升。

2、目前，分立器件中重复单元的特征尺寸及间距（pitch）越来越小，使得该重复单元中的沟槽宽度也越来越小，导致晶圆的翘曲问题越来越严重，且在沟槽内形成接触孔的工艺对准难度也越来越大。

技术实现思路

1、基于此，有必要针对上述技术问题，提供一种半导体结构版图、半导体结构及其制造方法，以降低在器件沟槽内形成接触孔的工艺对准难度，同时避免降低器件击穿电压，从而提升器件可靠性。

2、本公开一些实施例提供了一种半导体结构版图，包括：第一版图。第一版图包括：多个第一沟槽图形和多个第二沟槽图形。第一沟槽图形沿第一方向延伸，用于形成第一沟槽。第二沟槽图形在第二方向上的尺寸大于第一沟槽图形在第二方向上的尺寸，第二方向与第一方向相交。第二沟槽图形包括：在第二方向上间隔设置的至少两个第一子沟槽图形。第一子沟槽图形在第二方向上的尺寸小于或等于第一沟槽图形在第二方向上的尺寸。同一个第二沟槽图形中的各第一子沟槽图形共同用于形成第二沟槽。

3、在本公开一些实施例中，在同一个第二沟槽图形中，相邻第一子沟槽图形在第二方向上的间隔小于或等于沟槽刻蚀修复时的单次刻蚀厚度或其倍数。

4、在本公开一些实施例中，多个第一沟槽图形平行且在第二方向上间隔排布；其中，至少一个第一沟槽图形的至少一端设有第二沟槽图形。第一沟槽图形与对应的第二沟槽图形在第一方向上具有间隔。第一沟槽图形与对应的第二沟槽图形在第一方向上的间隔小于或等于沟槽刻蚀修复时的单次刻蚀厚度或其倍数。

5、在本公开一些实施例中，第一版图还包括：多个第三沟槽图形。第三沟槽图形位于对应相邻的两个第一沟槽图形之间。第三沟槽图形在第一方向上的尺寸大于第一沟槽图形在第二方向上的尺寸。第三沟槽图形包括在第一方向上间隔设置的至少两个第二子沟槽图形。第二子沟槽图形在第一方向的尺寸小于或等于第一沟槽图形在第二方向上的尺寸。同一个第三沟槽图形中的各第二子沟槽图形共同用于形成第三沟槽。

6、本公开一些实施例还提供了一种半导体结构，可以采用如上一些实施例中所述的半导体结构版图刻蚀形成。所述半导体结构包括：衬底、多个第一沟槽和多个第二沟槽。

7、示例地，第一沟槽基于第一版图中的第一沟槽图形形成。第二沟槽基于第一版图中第二沟槽图形的各第一子沟槽图形共同形成，第二沟槽在第二方向上的尺寸大于第一沟槽在第二方向上的尺寸。

8、在本公开一些实施例中，至少一个第一沟槽的至少一端与对应的第二沟槽相连通。

9、在本公开一些实施例中，第二沟槽的深度小于第一沟槽的深度。

10、在本公开一些实施例中，在第一版图还包括多个第三沟槽图形时，半导体结构还包括：多个第三沟槽。第三沟槽基于第一版图中的第三沟槽图形形成，第三沟槽在第一方向上的尺寸大于第一沟槽在第二方向上的尺寸。

11、本公开一些实施例还提供了一种半导体结构的制造方法，包括如下步骤。

12、提供前述一些实施例中所述的半导体结构版图。

13、基于第一版图图形化衬底，包括：基于第一沟槽图形在衬底内形成初始第一沟槽，基于第二沟槽图形中的各第一子沟槽图形分别在衬底内形成初始第一子沟槽。

14、对衬底进行沟槽刻蚀修复，包括：基于初始第一沟槽形成第一沟槽，基于同一个第二沟槽图形对应的各初始第一子沟槽互相连通形成第二沟槽。

15、相应地，第一沟槽沿第一方向延伸。第二沟槽在第二方向上的尺寸大于第一沟槽在第二方向上的尺寸，第二方向与第一方向相交。

16、在本公开一些实施例中，至少一个第一沟槽图形的至少一端设有第二沟槽图形。第一沟槽图形与对应的第二沟槽图形之间在第一方向上具有间隔。

17、相应地，所述对衬底进行沟槽刻蚀修复，还包括：使至少一个第一沟槽的至少一端与对应的第二沟槽相连通。

18、在本公开一些实施例中，在第一版图还包括多个第三沟槽图形时，基于第一版图图形化衬底还包括：基于第三沟槽图形中的各第二子沟槽图形分别在衬底内形成初始第二子沟槽。

19、相应地，对衬底进行沟槽刻蚀修复，还包括：基于同一个第三沟槽图形对应的各初始第二子沟槽互相连通形成第三沟槽；其中，第三沟槽位于对应相邻的两个第一沟槽之间；第三沟槽在第一方向上的尺寸大于第一沟槽在第二方向上的尺寸。

20、本公开实施例可以/至少具有以下优点：

21、本公开实施例在第一版图中，通过设置沿第一方向延伸的第一沟槽图形以及在第二方向上由至少两个第一子沟槽图形间隔排布构成的第二沟槽图形，可以在控制第一子沟槽图形沿第二方向尺寸小于或等于第一沟槽图形沿第二方向尺寸的情况下，确保第二沟槽图形在第二方向上的尺寸能够大于第一沟槽图形在第二方向上的尺寸，即：能够确保第二沟槽图形对应成像图形在第二方向上的尺寸有效大于第一沟槽图形对应成像图形在第二方向上的尺寸，同时确保第二沟槽图形对应成像图形的刻蚀深度小于或等于第一沟槽图形对应成像图形的刻蚀深度。如此，第二沟槽图形对应的成像图形，不仅可以具有较大的空间尺寸以用于形成沟槽内接触孔，有效降低在器件沟槽内形成接触孔的工艺对准难度，同时还能够避免因第二沟槽图形对应成像图形的刻蚀深度大于第一沟槽图形对应成像图形的刻蚀深度而导致的器件击穿电压降低的问题，从而有效提升器件可靠性。

技术特征：

1.一种半导体结构版图，其特征在于，包括：第一版图；所述第一版图包括：

2.根据权利要求1所述的半导体结构版图，其特征在于，在同一个所述第二沟槽图形中，相邻所述第一子沟槽图形在所述第二方向上的间隔小于或等于沟槽刻蚀修复时的单次刻蚀厚度或其倍数。

3.根据权利要求1所述的半导体结构版图，其特征在于，多个所述第一沟槽图形平行且在所述第二方向上间隔排布；其中，

4.根据权利要求1~3中任一项所述的半导体结构版图，其特征在于，所述第一版图还包括：多个第三沟槽图形；

5.一种半导体结构，其特征在于，采用如权利要求1~4中任一项所述的半导体结构版图刻蚀形成；所述半导体结构包括：

6.根据权利要求5所述的半导体结构，其特征在于，至少一个所述第一沟槽的至少一端与对应的所述第二沟槽相连通；所述第二沟槽的深度小于所述第一沟槽的深度。

7.根据权利要求5或6所述的半导体结构，其特征在于，在所述第一版图还包括多个第三沟槽图形时，所述半导体结构还包括：多个第三沟槽；所述第三沟槽基于所述第一版图中所述第三沟槽图形的各所述第二子沟槽图形共同形成，所述第三沟槽在所述第一方向上的尺寸大于所述第一沟槽在所述第二方向上的尺寸。

8.一种半导体结构的制造方法，其特征在于，包括：

9.根据权利要求8所述的半导体结构的制造方法，其特征在于，至少一个所述第一沟槽图形的至少一端设有所述第二沟槽图形，所述第一沟槽图形与对应的所述第二沟槽图形在所述第一方向上具有间隔；其中，所述对所述衬底进行沟槽刻蚀修复，还包括：使至少一个所述第一沟槽的至少一端与对应的所述第二沟槽相连通。

10.根据权利要求8或9所述的半导体结构的制造方法，其特征在于，在所述第一版图还包括多个第三沟槽图形时，所述基于所述第一版图图形化衬底还包括：基于所述第三沟槽图形中的各第二子沟槽图形分别在所述衬底内形成初始第二子沟槽；

技术总结
本公开实施例提供了一种半导体结构版图、半导体结构及其制造方法。该半导体结构版图包括：第一版图。第一版图包括：多个第一沟槽图形和多个第二沟槽图形。第一沟槽图形沿第一方向延伸，用于形成第一沟槽。第二沟槽图形在第二方向上的尺寸大于第一沟槽图形在第二方向上的尺寸，第二方向与第一方向相交。第二沟槽图形包括：在第二方向上间隔设置的至少两个第一子沟槽图形。第一子沟槽图形在第二方向上的尺寸小于或等于第一沟槽图形在第二方向上的尺寸。同一个第二沟槽图形中的各第一子沟槽图形共同用于形成第二沟槽。本公开用于降低在器件沟槽内形成接触孔的工艺对准难度，同时避免降低器件击穿电压，从而提升器件可靠性。

技术研发人员：曹功勋
受保护的技术使用者：上海积塔半导体有限公司
技术研发日：
技术公布日：2024/9/23