FPGA实现硬件逻辑实时仿真的方法及装置与流程

本技术涉及仿真试验领域，具体涉及一种fpga实现硬件逻辑实时仿真的方法及装置。

背景技术：

1、在当前电子设计自动化（eda）领域，现场可编程门阵列（fpga）因其高度灵活性和可重配置性，广泛应用于各种高性能计算和实时处理场景。然而，随着算法复杂度和应用需求的不断增加，实现fpga硬件逻辑的实时仿真成为了一个技术难题。现有技术在fpga硬件逻辑实时仿真方面，尽管已经取得了一定进展，但在仿真效率、准确性、可复用性和开发周期等方面仍存在诸多挑战和不足。

2、首先，现有的fpga硬件逻辑仿真方法通常依赖于手动编写硬件描述语言（hdl）代码，如verilog或vhdl。这种方法不仅开发周期长，且对开发者的专业知识要求较高。开发者需要详细了解fpga的硬件架构和设计流程，才能编写出高效且准确的仿真代码。对于复杂的算法模型，手动编写hdl代码的过程不仅繁琐，而且容易出错，导致仿真结果与实际运行结果存在偏差。

3、其次，现有仿真方法在算法模型的封装和复用性方面存在不足。许多算法模型在不同的应用场景中具有相似的逻辑结构，但由于现有的仿真方法缺乏有效的模块化和封装机制，开发者需要针对每个具体应用场景单独编写和调试仿真代码。这不仅增加了开发工作量，而且不利于算法模型的复用和维护。特别是在面对快速变化的应用需求时，缺乏模块化和可复用的仿真方法，严重影响了fpga设计的灵活性和适应性。

4、在硬件资源管理和映射方面，现有技术也存在显著不足。fpga硬件资源的分配和管理是实现高效仿真的关键，但现有方法通常依赖于开发者手动配置和优化。这种手动配置不仅效率低下，而且难以保证资源利用的最优化。特别是在面对复杂的算法模型和多样化的硬件资源时，如何有效地进行资源映射和管理，是现有仿真方法难以解决的问题。此外，手动配置过程中的错误和不优化配置，可能导致仿真性能下降，甚至影响仿真结果的准确性。

5、在仿真结果的生成和运行方面，现有技术主要依赖于静态设计和离线仿真。这种传统方法在一定程度上能够满足简单算法模型的仿真需求，但对于实时性要求较高的复杂算法模型，静态设计和离线仿真显然难以满足需求。实时仿真不仅要求算法模型能够在fpga上高效运行，而且需要仿真结果能够及时反馈和调整。现有方法在这方面的不足，导致实时仿真效果不理想，难以满足实际应用的需求。

6、此外，现有的fpga仿真工具和平台在集成度和易用性方面也存在不足。尽管一些eda工具提供了fpga仿真的基本功能，但在实际使用中，这些工具的集成度和易用性仍有待提升。开发者需要在不同的工具之间切换，手动调整和优化仿真流程，增加了开发的复杂性和工作量。特别是在面对多种异构平台和复杂算法模型时，缺乏有效的集成和自动化仿真工具，严重影响了fpga仿真的效率和效果。

7、综上所述，现有的fpga硬件逻辑实时仿真方法在算法模型封装、硬件资源管理、仿真结果生成和工具集成度等方面，仍存在诸多不足和挑战。

技术实现思路

1、针对现有技术中的问题，本技术提供一种fpga实现硬件逻辑实时仿真的方法及装置，能够有效提升仿真效率和准确性。

2、为了解决上述问题中的至少一个，本技术提供以下技术方案：

3、第一方面，本技术提供一种fpga实现硬件逻辑实时仿真的方法，包括：

4、将待仿真的算法模型封装成可复用的可编程阵列逻辑器件的算法ip核,并在所述算法ip核中定义所述算法模型的输入输出端口和参数接口；

5、获取所述可编程阵列逻辑器件的硬件资源描述信息,基于所述算法ip核的输入输出端口和参数接口以及所述可编程阵列逻辑器件的硬件资源描述信息，采用模型驱动方法建立所述输入输出端口和参数接口与所述硬件资源描述信息的映射关系,并根据所建立的映射关系动态生成所述可编程阵列逻辑器件的工程可配置顶层设计文件；

6、通过所述可编程阵列逻辑器件的预设设计工具将所述顶层设计文件进行综合布局布线，生成对应的可在所述可编程阵列逻辑器件上直接运行的比特流文件,并将所述比特流文件下载至目标硬件平台启动运行。

7、进一步地，所述将待仿真的算法模型封装成可复用的可编程阵列逻辑器件的算法ip核,包括：

8、通过预设建模工具构建待进行仿真的算法模型，其中，所述算法模型中包含仿真所需的元素；

9、通过预设可编程阵列逻辑器件设计工具生成算法ip核的实现代码和定义算法ip核的输入输出端口接口，得到所述算法ip核。

10、进一步地，所述在所述算法ip核中定义所述算法模型的输入输出端口和参数接口，包括：

11、在所述算法ip核中定义所述算法模型的端口名称、端口方向、端口数据类型以及端口位宽中的至少一种；

12、在所述算法ip核中定义所述算法模型的参数名称、参数数据类型以及参数初始值中的至少一种。

13、进一步地， 所述基于所述算法ip核的输入输出端口和参数接口以及所述可编程阵列逻辑器件的硬件资源描述信息，采用模型驱动方法建立所述输入输出端口和参数接口与所述硬件资源描述信息的映射关系，包括：

14、从构建的算法ip核的描述文件中提取得到所述输入输出端口和参数接口的详细信息，并获取目标可编程阵列逻辑器件硬件平台的资源描述信息；

15、采用模型驱动方法建立所述输入输出端口和参数接口与所述硬件资源的自动映射，其中，所述输入/输出端口类型的输入输出端口和参数接口映射至对应的硬件物理通道。

16、进一步地，所述根据所建立的映射关系动态生成所述可编程阵列逻辑器件的工程可配置顶层设计文件，包括：

17、根据所述输入输出端口和参数接口与所述硬件资源的映射关系生成对应的可编程阵列逻辑器件工程的可配置描述；

18、通过可编程阵列逻辑器件的预设设计工具得到对应的可配置顶层设计文件。

19、进一步地，所述通过所述可编程阵列逻辑器件的预设设计工具将所述顶层设计文件进行综合布局布线，生成对应的可在所述可编程阵列逻辑器件上直接运行的比特流文件，包括：

20、将所述可编程阵列逻辑器件的顶层设计文件导入至预设设计工具中转换为对应的逻辑网表；

21、通过所述逻辑网表进行布局布线工艺操作，得到对应的比特流文件。

22、进一步地，所述将所述比特流文件下载至目标硬件平台启动运行，包括：

23、将所述比特流文件传输至对应的目标可编程阵列逻辑器件的硬件平台上；

24、在所述目标可编程阵列逻辑器件的硬件平台上启动所述比特流文件的执行。

25、第二方面，本技术提供一种fpga实现硬件逻辑实时仿真的装置，包括：

26、封装定义模块，用于将待仿真的算法模型封装成可复用的可编程阵列逻辑器件的算法ip核,并在所述算法ip核中定义所述算法模型的输入输出端口和参数接口；

27、文件设计模型，用于获取所述可编程阵列逻辑器件的硬件资源描述信息,基于所述算法ip核的输入输出端口和参数接口以及所述可编程阵列逻辑器件的硬件资源描述信息，采用模型驱动方法建立所述输入输出端口和参数接口与所述硬件资源描述信息的映射关系,并根据所建立的映射关系动态生成所述可编程阵列逻辑器件的工程可配置顶层设计文件；

28、仿真试验模块，用于通过所述可编程阵列逻辑器件的预设设计工具将所述顶层设计文件进行综合布局布线，生成对应的可在所述可编程阵列逻辑器件上直接运行的比特流文件,并将所述比特流文件下载至目标硬件平台启动运行。

29、第三方面，本技术提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现所述的fpga实现硬件逻辑实时仿真的方法的步骤。

30、第四方面，本技术提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现所述的fpga实现硬件逻辑实时仿真的方法的步骤。

31、第五方面，本技术提供一种计算机程序产品，包括计算机程序/指令，该计算机程序/指令被处理器执行时实现所述的fpga实现硬件逻辑实时仿真的方法的步骤。

32、由上述技术方案可知，本技术提供一种fpga实现硬件逻辑实时仿真的方法及装置，通过将待仿真的算法模型封装成可复用的可编程阵列逻辑器件的算法ip核,并在算法ip核中定义算法模型的输入输出端口和参数接口；通过可编程阵列逻辑器件的预设设计工具将顶层设计文件进行综合布局布线，生成对应的可在可编程阵列逻辑器件上直接运行的比特流文件,并将比特流文件下载至目标硬件平台启动运行，由此能够有效提升仿真效率和准确性。

技术特征：

1.一种fpga实现硬件逻辑实时仿真的方法，其特征在于，所述方法包括：

2.根据权利要求1所述的fpga实现硬件逻辑实时仿真的方法，其特征在于，所述将待仿真的算法模型封装成可复用的可编程阵列逻辑器件的算法ip核,包括：

3.根据权利要求1所述的fpga实现硬件逻辑实时仿真的方法，其特征在于，所述在所述算法ip核中定义所述算法模型的输入输出端口和参数接口，包括：

4.根据权利要求1所述的fpga实现硬件逻辑实时仿真的方法，其特征在于，所述基于所述算法ip核的输入输出端口和参数接口以及所述可编程阵列逻辑器件的硬件资源描述信息，采用模型驱动方法建立所述输入输出端口和参数接口与所述硬件资源描述信息的映射关系，包括：

5.根据权利要求1所述的fpga实现硬件逻辑实时仿真的方法，其特征在于，所述根据所建立的映射关系动态生成所述可编程阵列逻辑器件的工程可配置顶层设计文件，包括：

6.根据权利要求1所述的fpga实现硬件逻辑实时仿真的方法，其特征在于，所述通过所述可编程阵列逻辑器件的预设设计工具将所述顶层设计文件进行综合布局布线，生成对应的可在所述可编程阵列逻辑器件上直接运行的比特流文件，包括：

7.根据权利要求1所述的fpga实现硬件逻辑实时仿真的方法，其特征在于，所述将所述比特流文件下载至目标硬件平台启动运行，包括：

8.一种fpga实现硬件逻辑实时仿真的装置，其特征在于，所述装置包括：

9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1至7任一项所述的fpga实现硬件逻辑实时仿真的方法的步骤。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现权利要求1至7任一项所述的fpga实现硬件逻辑实时仿真的方法的步骤。

技术总结
本申请实施例提供一种FPGA实现硬件逻辑实时仿真的方法及装置，方法包括：将待仿真的算法模型封装成可复用的可编程阵列逻辑器件的算法IP核,并在算法IP核中定义算法模型的输入输出端口和参数接口；通过可编程阵列逻辑器件的预设设计工具将顶层设计文件进行综合布局布线，生成对应的可在可编程阵列逻辑器件上直接运行的比特流文件,并将比特流文件下载至目标硬件平台启动运行；本申请能够有效提升仿真效率和准确性。

技术研发人员：白云祥,何国栋,李瑞英
受保护的技术使用者：凯云联创（北京）科技有限公司
技术研发日：
技术公布日：2024/9/23