半导体器件及其制造方法、电子设备与流程
本技术涉及但不限于半导体技术，尤指一种半导体器件及其制造方法、电子设备。
背景技术：
1、二维半导体存储器的集成度主要取决于存储单元的占用面积。因此，制造技术中的图案的精细化就作为所述二维半导体存储器的集成度的主要影响因素。
2、近年来，3d结构的存储器受到越来越多的关注，在提高存储器的密度方面具有一定的优势，尤其是在dram存储领域。目前越来越多地关注3d器件的设计结构在产业上制造的便利性以及存储密度上的优势等。
3、无论是二维还是3d结构，对于存储器中存储单元或存储单元之间的布局是提高存储密度的一个方向。
技术实现思路
1、以下是对本文详细描述的主题的概述。本概述并非是为了限制本技术的保护范围。
2、在一个方面，本技术的示例性实施方式提供了一种半导体器件，包括一层或多层沿着垂直于衬底的方向堆叠的存储单元、贯穿一层或多层存储单元延伸的至少一条位线以及沿着垂直于所述位线的第一方向延伸的至少一条字线；
3、其中所述字线还包括至少一条从所述字线沿着第二方向延伸出的子字线，所述第二方向与所述第一方向交叉且垂直于所述位线；所述子字线远离所述字线的区域环绕有半导体层，每个存储单元的晶体管的第一源/漏极与第二源/漏极在所述第一方向上位于所述半导体层的两侧且与所述半导体层相连。
4、在示例性的实施方式中，所述晶体管还包括栅极，所述栅极是所述子字线的一部分，所述栅极与所述半导体层之间设置有栅极绝缘层。
5、在示例性的实施方式中，所述半导体层分别通过第一源/漏极或第二源/漏极连接每个存储单元的电容器的第一电极和所述位线。
6、在示例性的实施方式中，每个存储单元的所述第一源/漏极与所述电容器的第一电极是一体式结构。
7、在另一个方面，本技术的示例性实施方式提供了一种半导体器件，包括一层或多层沿着垂直于衬底的方向堆叠的存储单元、字线以及贯穿一层或多层存储单元延伸的位线；
8、其中每层存储单元包括多列沿着第二方向间隔设置的存储单元，每列存储单元包括连接到同一条沿着第一方向延伸的字线的第一存储单元和第二存储单元，所述第二方向与所述第一方向交叉且均垂直于所述位线；
9、其中位线包括第一位线和第二位线，所述第一位线对应垂直堆叠的多个第一存储单元，所述第二位线对应垂直堆叠的多个第二存储单元；
10、其中所述字线还包括从所述字线沿着第二方向延伸出的第一子字线和第二子字线；所述第一子字线远离所述字线的区域环绕有第一半导体层，第一存储单元的晶体管的第一源/漏极与第二源/漏极在所述第一方向上位于所述第一半导体层的两侧且与所述第一半导体层相连；所述第二子字线远离所述字线的区域环绕有第二半导体层，第二存储单元的晶体管的第一源/漏极与第二源/漏极在所述第一方向上位于所述第二半导体层的两侧且与所述第二半导体层相连。
11、在示例性的实施方式中，所述第一存储单元的晶体管的所述第一源/漏极在所述第一方向上远离所述第一半导体层的一侧与所述第一存储单元的电容器的第一电极相连；所述第一存储单元的所述第二源/漏极在所述第一方向上远离所述第一半导体层的一侧与第一位线连接；所述第二存储单元的晶体管的所述第一源/漏极在所述第一方向上远离所述第二半导体层的一侧与所述第二存储单元的电容器的第一电极相连；所述第二存储单元的所述第二源/漏极在所述第一方向上远离所述第二半导体层的一侧与第二位线连接。
12、在示例性的实施方式中，各存储单元的所述第一源/漏极与所述电容器的第一电极是一体式结构；各存储单元的所述第二源/漏极在所述衬底上的正投影包含对应的所述位线在所述衬底上的正投影。
13、在示例性的实施方式中，所述第一存储单元的所述第一源/漏极和所述第二源/漏极以及所述第二存储单元的所述第一源/漏极和所述第二源/漏极在垂直于所述衬底的方向上的截面积相同。
14、在示例性的实施方式中，在同一层，所述第一存储单元和所述第二存储单元的电容器的第二电极为公共电极；不同层的所述第一存储单元和所述第二存储单元的电容器的第二电极相互连接成为公共电极。
15、在示例性的实施方式中，所述第一存储单元的所述晶体管还包括栅极，所述第一存储单元的所述栅极是所述第一子字线的一部分，所述第一存储单元的所述栅极与所述第一半导体层之间设置有栅极绝缘层；所述第二存储单元的所述晶体管还包括栅极，所述第二存储单元的所述栅极是所述第二子字线的一部分，所述第二存储单元的所述栅极与所述第二半导体层之间设置有栅极绝缘层。
16、在示例性的实施方式中，至少所述字线的具有子字线的一侧在所述第二方向上的相对侧不包括栅极绝缘层和半导体层。
17、在另一方面，本技术的示例性实施方式提供了一种半导体器件的制造方法，所述半导体器件包括多层沿着垂直于衬底的方向堆叠的存储单元和贯穿各层存储单元延伸的位线，所述半导体器件的制造方法包括：
18、在所述衬底上形成包括交替的第一绝缘层和第二绝缘层的叠层结构，所述第一绝缘层由第一绝缘材料形成，所述第二绝缘层由不同于所述第一绝缘材料的第二绝缘材料形成；
19、图案化所述叠层结构形成具有预设图案的各第二绝缘层，所述预设图案界定了沿着第一方向延伸的虚设字线区、从所述虚设字线区沿着第二方向延伸出的虚设子字线区以及位于所述虚设子字线区远离所述虚设字线区的区域在所述第一方向上的两侧的第一虚设电极区和第二虚设电极区，所述第一方向和第二方向交叉且均垂直于所述位线；
20、用第一导电材料替换所述第二虚设电极区中的所述第二绝缘材料来形成组合电极区，所述组合电极区中远离所述虚设子字线区的具有设定长度的区域形成各存储单元的电容器的第一电极，所述设定长度为所述第一电极在所述第一方向上的长度，所述组合电极区中靠近所述虚设子字线区的区域形成各存储单元的晶体管的第一源/漏极；
21、用所述第一导电材料替换所述第一虚设电极区中的所述第二绝缘材料来形成各存储单元的晶体管的第二源/漏极；
22、用所述第二导电材料替换所述第二源/漏极的至少部分所述第一导电材料，形成所述位线；以及
23、用所述第一导电材料替换所述虚设字线区的至少部分所述第二绝缘材料形成字线，用所述第一导电材料替换所述虚设子字线区的所述第二绝缘材料并在所述虚设子字线区远离所述虚设字线区的一侧环绕沉积半导体材料形成环绕有半导体层的子字线。
24、在示例性的实施方式中，所述制造方法还包括：
25、刻蚀所述叠层结构中的所述牺牲层，露出所述组合电极区；
26、在所述组合电极区的表面上依次沉积覆盖所述第一源/漏极和所述第一电极的介电质薄膜和导体薄膜，从而形成与所述第一电极位于同一层的第二电极和位于所述第一电极与所述第二电极之间的介电质层。
27、在示例性的实施方式中，形成所述第二电极还包括在同一层中，使得各存储单元的第二电极成为公共电极；在不同的层中，使得垂直堆叠的各存储单元相连成为公共电极。
28、在示例性的实施方式中，形成位线的步骤包括：
29、在所述第一虚设电极区内形成贯穿所述叠层结构的位线通孔，所述位线通孔在所述衬底上的正投影小于或等于所述第二源/漏极在所述衬底上的正投影，从而去除所述第二源/漏极中的至少部分所述第一导电材料，然后用所述第二导电材料填充所述位线通孔形成沿着垂直于所述衬底的方向延伸的所述位线。
30、在示例性的实施方式中，形成字线和子字线的步骤包括：
31、在所述虚设字线区形成贯穿所述叠层结构的虚设字线槽以去除对应于所述虚设字线区的所述第一绝缘材料和所述第二绝缘材料；
32、在每一层第二绝缘层中，形成贯穿所述虚设子字线区的虚设子字线槽以去除对应于所述虚设子字线区的所述第二绝缘材料；
33、环绕所述虚设字线槽的侧壁依次沉积半导体薄膜、绝缘层薄膜以及虚设字线薄膜形成半导体层、栅极绝缘层以及虚设字线；
34、环绕所述虚设子字线槽的侧壁依次沉积半导体薄膜、绝缘层薄膜以及虚设子字线薄膜形成所述半导体层、所述栅极绝缘层以及虚设子字线；
35、去除所述虚设字线槽内的所述半导体层、至少部分栅极绝缘层以及至少部分虚设字线以在所述虚设字线槽内形成所述字线；以及
36、去除所述虚设子字线槽靠近所述虚设字线槽一侧的至少部分所述半导体层形成用作沟道的半导体层、所述栅极以及所述子字线。
37、在示例性的实施方式中，所述第一导电材料和所述第二导电材料是相同的或不同的。
38、在又一方面，本技术的示例性实施方式提供了一种电子设备，包括上述任一项所述的半导体器件。
39、在示例性的实施方式中，上述电子设备包括存储装置、智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
40、本技术通过形成与字线延伸方向垂直延伸的子字线且将源漏极设置在子字线远离字线的区域的两侧以及将电容器和位线也形成在子字线远离字线的区域的两侧的结构不仅能够避免引入寄生mos，而且还能够在不占用水平面积的前提下增大栅极宽度，另外还将传统两面沟道导电的器件改为三面沟道导电，从而确保了半导体器件较高的开态电流，结构优势十分明显。
41、本技术通过交替沉积绝缘层形成叠层结构，实现了叠层沉积在一台设备中完成的工艺；同时，本技术先通过一次光刻和刻蚀工艺形成源漏极待形成区、电容器待形成区、位线待形成区以及字线待形成区，然后用导电材料替换各待形成区的绝缘材料，从而避免了直接采用金属导电层/绝缘层的叠层结构所带来的沉积和刻蚀工艺方面的困难，显著降低了工艺难度，提高了整个制造工艺的效率。
42、本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。本技术的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
技术特征：
1.一种半导体器件，其特征在于，包括一层或多层沿着垂直于衬底的方向堆叠的存储单元、贯穿一层或多层存储单元延伸的至少一条位线以及沿着垂直于所述位线的第一方向延伸的至少一条字线；
2.根据权利要求1所述的半导体器件，其特征在于，所述晶体管还包括栅极，所述栅极是所述子字线的一部分，所述栅极与所述半导体层之间设置有栅极绝缘层。
3.根据权利要求1所述的半导体器件，其特征在于，所述半导体层分别通过第一源/漏极或第二源/漏极连接每个存储单元的电容器的第一电极和所述位线。
4.根据权利要求3所述的半导体器件，其特征在于，每个存储单元的所述第一源/漏极与所述电容器的第一电极是一体式结构。
5.一种半导体器件，其特征在于，包括一层或多层沿着垂直于衬底的方向堆叠的存储单元、字线以及贯穿一层或多层存储单元延伸的位线；
6.根据权利要求5所述的半导体器件，其特征在于，所述第一存储单元的晶体管的所述第一源/漏极在所述第一方向上远离所述第一半导体层的一侧与所述第一存储单元的电容器的第一电极相连；所述第一存储单元的所述第二源/漏极在所述第一方向上远离所述第一半导体层的一侧与所述第一位线连接；所述第二存储单元的晶体管的所述第一源/漏极在所述第一方向上远离所述第二半导体层的一侧与所述第二存储单元的电容器的第一电极相连；所述第二存储单元的所述第二源/漏极在所述第一方向上远离所述第二半导体层的一侧与所述第二位线连接。
7.根据权利要求6所述的半导体器件，其特征在于，各存储单元的所述第一源/漏极与所述电容器的第一电极是一体式结构；各存储单元的所述第二源/漏极在所述衬底上的正投影包含对应的所述位线在所述衬底上的正投影。
8.根据权利要求5所述的半导体器件，其特征在于，所述第一存储单元的所述第一源/漏极和所述第二源/漏极以及所述第二存储单元的所述第一源/漏极和所述第二源/漏极在垂直于所述衬底的方向上的截面积相同。
9.根据权利要求5所述的半导体器件，其特征在于，在同一层，所述第一存储单元和所述第二存储单元的电容器的第二电极为公共电极；不同层的所述第一存储单元和所述第二存储单元的电容器的第二电极相互连接成为公共电极。
10.根据权利要求5所述的半导体器件，其特征在于，所述第一存储单元的所述晶体管还包括栅极，所述第一存储单元的所述栅极是所述第一子字线的一部分，所述第一存储单元的所述栅极与所述第一半导体层之间设置有栅极绝缘层；所述第二存储单元的所述晶体管还包括栅极，所述第二存储单元的所述栅极是所述第二子字线的一部分，所述第二存储单元的所述栅极与所述第二半导体层之间设置有栅极绝缘层。
11.根据权利要求10所述的半导体器件，其特征在于，至少所述字线的具有子字线的一侧在所述第二方向上的相对侧不包括所述栅极绝缘层和所述半导体层。
12.一种半导体器件的制造方法，其特征在于，所述半导体器件包括多层沿着垂直于衬底的方向堆叠的存储单元和贯穿各层存储单元延伸的位线，所述半导体器件的制造方法包括：
13.根据权利要求12所述的制造方法，其特征在于，所述制造方法还包括：
14.根据权利要求13所述的制造方法，其特征在于，形成所述第二电极还包括在同一层中，使得各存储单元的所述第二电极成为公共电极；在不同的层中，使得垂直堆叠的各存储单元的所述第二电极相连成为公共电极。
15.根据权利要求12所述的制造方法，其特征在于，形成位线的步骤包括：
16.根据权利要求12所述的制造方法，其特征在于，形成字线和子字线的步骤包括：
17.根据权利要求12所述的制造方法，其特征在于，所述第一导电材料和所述第二导电材料是相同的或不同的。
18.一种电子设备，其特征在于，包括根据权利要求1-11中任一项所述的半导体器件。
19.根据权利要求18所述的电子设备，其特征在于，所述电子设备包括存储装置、智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
技术总结
本申请提供了一种半导体器件及其制造方法、电子设备。本申请的半导体器件包括多层沿着垂直于衬底的方向堆叠的存储单元、贯穿各层存储单元延伸的至少一条位线以及沿着垂直于位线的第一方向延伸的至少一条字线；其中字线还包括至少一条从字线沿着第二方向延伸出的子字线，第二方向与第一方向交叉且垂直于位线；子字线远离字线的区域环绕有半导体层，每个存储单元的晶体管的第一源/漏极与第二源/漏极在第一方向上位于半导体层的两侧且与半导体层相连。本申请提供的存储器架构能够有效地提高存储密度，具有较高的开态电流，而且制造工艺简单。
技术研发人员：艾学正,王祥升,王桂磊,赵超,桂文华
受保护的技术使用者：北京超弦存储器研究院
技术研发日：
技术公布日：2024/9/23