半导体结构及其形成方法与流程

本申请实施例涉及半导体，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、随着集成电路的集成度越来越高，半导体工艺的技术节点也越来越小，使得相邻器件之间的距离越来越小。同一芯片上，不同晶体管之间的栅极结构之间的距离越来越小，会导致金属栅极结构(metal gate，mg)和导电层(m0)之间的层间电容cmg-m0越来越大，过大的层间电容会显著影响器件的动态性能，从而增加能量消耗并提高电阻电容(rc)时间常数，影响器件的运行速度，还会对器件的可靠性产生严重的影响。

2、现有技术中，通常采用低k材料在栅极结构侧壁表面形成侧墙，以降低金属栅极结构和源漏接触电极之间的层间电容，从而提高晶体管的性能。然而，随着栅极结构之间间距尺寸的进一步减小，利用现有的方法降低层间电容cmg-m0的效果有限，半导体器件的性能还有待进一步的提高。

技术实现思路

1、本申请实施例解决的技术问题是提供半导体结构及其形成方法，提升器件的电学性能。

2、为解决上述问题，本申请实施例提供一种半导体结构，包括：

3、衬底；

4、栅极结构，位于所述衬底上；

5、源漏结构，位于所述栅极结构两侧；

6、源漏互连线，在所述源漏结构的底部与所述源漏结构电连接。

7、可选的，所述源漏互连线的顶部低于所述栅极结构的底部。

8、可选的，所述半导体结构为鳍式场效应晶体管、环绕栅极场效应晶体管或多桥通道场效应晶体管。

9、可选的，所述半导体结构还包括：

10、鳍部，分立于所述衬底上，所述鳍部的延伸方向与所述源漏互连线相交，所述栅极结构跨过所述鳍部且覆盖所述鳍部的部分顶部和部分侧壁，所述源漏结构形成在所述栅极结构两侧的鳍部内。

11、可选的，所述半导体结构还包括：

12、源漏插塞，所述源漏插塞一端与所述源漏互连线电连接，另一端与第一金属互连线电连接。

13、可选的，所述源漏插塞形成于所述衬底的非鳍部区域。

14、相应的，本申请实施例还提供一种半导体结构的形成方法，包括：

15、提供基底，所述基底包括衬底，所述衬底具有第一表面以及与所述第一表面相对的第二表面；

16、在位于所述第一表面的衬底上形成栅极结构、以及位于所述栅极结构两侧的源漏结构；

17、在位于所述第二表面的衬底上形成第一沟槽，所述第一沟槽暴露所述源漏结构；

18、在所述第一沟槽内形成源漏互连线，所述源漏互连线与所述源漏结构电连接。

19、可选的，所述提供基底的步骤中，所述基底还包括：位于所述第二表面的停止层以及位于所述停止层上的第二衬底。

20、可选的，所述在位于所述第二表面的衬底上形成第一沟槽的步骤之前，包括：

21、翻转所述基底，使所述第二表面的一侧朝上；

22、以所述停止层为减薄停止层，采用减薄工艺去除所述第二衬底；

23、去除所述停止层，暴露所述第二表面。

24、可选的，所述在所述第一沟槽内形成源漏互连线的步骤之后，包括：

25、采用键合工艺在所述第二表面上形成覆盖所述第二表面以及所述源漏互连线的键合层。

26、可选的，所述提供基底步骤中，所述栅极结构为伪栅结构；所述在所述第一沟槽内形成源漏互连线的步骤之后，还包括：

27、翻转所述基底，使所述第一表面的一侧朝上；

28、去除所述伪栅结构，在所述伪栅结构的位置处形成金属栅极结构；

29、在所述金属栅极结构上方形成与所述金属栅极结构电连接的栅极插塞。

30、与现有技术相比，本申请实施例的技术方案具有以下优点：

31、本申请实施例提供的半导体结构中，源漏互连线被设置在源漏结构的下部，从而可以避免由于随着技术节点的缩小导致的栅极结构与源漏互连线的短接，并且也可以显著降低栅极结构与源漏互连线之间的正对面积，从而降低栅极电极与源漏互连线之间的层间电容cmg-m0，提高半导体器件的电学性能。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述源漏互连线的顶部低于所述栅极结构的底部。

3.如权利要求1所述的半导体结构，其特征在于，所述半导体结构为鳍式场效应晶体管、环绕栅极场效应晶体管或多桥通道场效应晶体管。

4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：

5.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：

6.如权利要求5所述的半导体结构，其特征在于，所述源漏插塞形成于所述衬底的非鳍部区域。

7.一种半导体结构的形成方法，其特征在于，包括以下步骤：

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底还包括：位于所述第二表面的停止层以及位于所述停止层上的第二衬底。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述在位于所述第二表面的衬底上形成第一沟槽的步骤之前，包括：

10.如权利要求7所述的半导体结构的形成方法，其特征在于，所述在所述第一沟槽内形成源漏互连线的步骤之后，包括：

11.如权利要求7所述的半导体结构的形成方法，其特征在于，所述提供基底步骤中，所述栅极结构为伪栅结构；所述在所述第一沟槽内形成源漏互连线的步骤之后，还包括：

技术总结
本发明实施例涉及一种半导体结构及其形成方法，所述半导体结构包括：衬底；位于所述衬底上的栅极结构；位于所述栅极结构两侧的源漏结构；在所述源漏结构的底部与所述源漏结构电连接的源漏互连线。本发明实施例提供的半导体结构中，源漏互连线被设置在源漏结构的下部，从而可以避免栅极结构与源漏互连线的短接，并且也可以显著降低栅极结构与源漏互连线之间的正对面积，从而降低层间电容，提高半导体器件的电学性能。

技术研发人员：肖芳元
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
技术研发日：
技术公布日：2024/9/23