半导体结构的形成方法与流程
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术：
1、随着集成电路制造工艺技术的不断发展，半导体工艺器件的特征尺寸不断缩小，提高了集成电路的集成度，增加了器件的工作速度，同时降低了功耗。随着晶体管的栅、源和漏有源区的尺寸相应缩小，器件的等效串联电阻随着接触面积的减小而相应变大，从而影响电路的速度。为了降低等效串联电阻，半导体业界发展出金属硅化物工艺技术。
2、金属硅化物工艺技术不仅可以在多晶硅栅上形成金属硅化物，在源和漏有源区也会形成金属硅化物。它能同时改善晶体管的栅、源和漏区域的等效串联电阻和接触孔的接触电阻。
3、器件从平面结构向鳍式场效应晶体管finfet(fin-field effect transistor)结构转变，垂直结构对金属硅化物提出了新的要求和挑战。此外，在接触电阻形成过程中的源、漏区域的外延层的消耗，也是导致接触电阻增大的主要原因。晶体管沟道的应力通过源漏提供，源、漏区域外延层的消耗也会导致应力的弛豫，导致器件性能的进一步退化。
4、因此，当前的金属硅化物工艺技术仍有待提高。
技术实现思路
1、本发明实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步提高半导体结构的性能。
2、为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底的顶部形成有凸立的栅极结构，相邻所述栅极结构之间的基底中形成有源漏掺杂层；在所述源漏掺杂层的顶面形成叠层结构，所述叠层结构在纵向上包括至少一层牺牲层和至少一层金属层，且所述牺牲层和金属层在纵向上交替堆叠设置；对所述叠层结构进行改性处理，以使所述牺牲层和金属层相互反应，将所述叠层结构转变为金属硅化物层。
3、可选的，所述叠层结构包括多层牺牲层和多层金属层。
4、可选的，每一层所述牺牲层的厚度为1纳米至5纳米；每一层所述金属层的厚度为1纳米至5纳米。
5、可选的，在所述叠层结构中，位于最底层的所述牺牲层相比于所述金属层更靠近所述源漏掺杂层。
6、可选的，所述牺牲层包括a-si和a-sige中的一种或两种。
7、可选的，所述金属层的材料包括ni、ti和co中的一种或多种。
8、可选的，形成所述牺牲层的工艺包括原子层沉积工艺或化学气相沉积工艺；形成所述金属层的工艺包括原子层沉积工艺或化学气相沉积工艺。
9、可选的，所述牺牲层的厚度与所述金属层的厚度比值介于1：2至1：1。
10、可选的，对所述叠层结构进行改性处理的工艺包括热退火工艺。
11、可选的，所述热退火工艺的参数包括：工艺温度为450℃至600℃。
12、可选的，所述金属硅化物层的材料包括nisi、tisi和cosi中的一种或多种。
13、可选的，形成所述开口的工艺包括干法刻蚀工艺。
14、可选的，所述提供基底的步骤中，所述基底的顶部形成有覆盖所述栅极结构和源漏掺杂层的层间介质层；在所述源漏掺杂层的顶面形成叠层结构之前，还包括：在所述源漏掺杂层的顶部形成贯穿所述层间介质层的开口；在所述源漏掺杂层的顶面形成叠层结构的步骤中，在所述开口底部形成叠层结构。
15、可选的，形成所述叠层结构的步骤包括：在所述开口的底部和侧壁、以及所述层间介质层的顶部形成叠层材料，包括堆叠的牺牲材料层和金属材料层，且将位于所述开口底部的所述牺牲材料层作为牺牲层，将位于所述开口底部的金属材料层作为金属层。
16、可选的，形成所述金属硅化物层之后，所述半导体结构的形成方法还包括：在所述开口中形成源漏插塞，所述源漏插塞与所述金属硅化物层相接触。
17、与现有技术相比，本发明实施例的技术方案具有以下优点：
18、本发明实施例提供一种半导体结构的形成方法，在所述源漏掺杂层的顶面形成叠层结构，所述叠层结构在纵向上包括至少一层牺牲层和至少一层金属层，且所述牺牲层和金属层在纵向上交替堆叠设置；对所述叠层结构进行改性处理，以使所述牺牲层和金属层相互反应，将所述叠层结构转变为金属硅化物层。相较于现有在源漏掺杂层的顶部形成金属层，通过消耗部分源漏掺杂层与金属层相互反应形成金属硅化物层的方案，本发明实施例在源漏掺杂层的顶部形成叠层结构，所述叠层结构在纵向上包括至少一层牺牲层和至少一层金属层，且所述牺牲层和金属层在纵向上交替堆叠设置，即在改性处理的过程中通过消耗牺牲层与金属层发生化学反应形成金属硅化物层，因此能够降低源漏掺杂层被消耗的概率，从而降低了源漏掺杂层与后续形成的结构(例如源漏插塞)之间的接触电阻，且使得源漏掺杂层自身的性能得到保障，同时源漏区域掺杂层消耗减少降低了应力的弛豫，进而提高了半导体结构的性能。
技术特征：
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述叠层结构包括多层牺牲层和多层金属层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，每一层所述牺牲层的厚度为1纳米至5纳米；
4.如权利要求1或2所述的半导体结构的形成方法，其特征在于，在所述叠层结构中，位于最底层的所述牺牲层相比于所述金属层更靠近所述源漏掺杂层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层包括a-si和a-sige中的一种或两种。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属层的材料包括ni、ti和co中的一种或多种。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的工艺包括原子层沉积工艺或化学气相沉积工艺；
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的厚度与所述金属层的厚度比值介于1：2至1：1。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述叠层结构进行改性处理的工艺包括热退火工艺。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述热退火工艺的参数包括：工艺温度为450℃至600℃。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属硅化物层的材料包括nisi、tisi和cosi中的一种或多种。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述开口的工艺包括干法刻蚀工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底的顶部形成有覆盖所述栅极结构和源漏掺杂层的层间介质层；
14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述叠层结构的步骤包括：在所述开口的底部和侧壁、以及所述层间介质层的顶部形成叠层材料，包括堆叠的牺牲材料层和金属材料层，且将位于所述开口底部的所述牺牲材料层作为牺牲层，将位于所述开口底部的金属材料层作为金属层。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述金属硅化物层之后，所述半导体结构的形成方法还包括：在所述开口中形成源漏插塞，所述源漏插塞与所述金属硅化物层相接触。
技术总结
一种半导体结构的形成方法，方法包括：提供基底，所述基底的顶部形成有凸立的栅极结构，相邻所述栅极结构之间的基底中形成有源漏掺杂层；在所述源漏掺杂层的顶面形成叠层结构，所述叠层结构在纵向上包括至少一层牺牲层和至少一层金属层，且所述牺牲层和金属层在纵向上交替堆叠设置；对所述叠层结构进行改性处理，以使所述牺牲层和金属层相互反应，将所述叠层结构转变为金属硅化物层，降低了源漏掺杂层与后续形成的结构(例如源漏插塞)之间的接触电阻。
技术研发人员：张燕燕
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
技术研发日：
技术公布日：2024/9/23