图像信号的读出方法、模数转换器及其控制方法与流程

本发明涉及图像传感器，特别是涉及一种图像信号的读出方法、模数转换器及其控制方法。

背景技术：

1、自动对焦技术在图像传感器中起着重要的作用，尤其是使用手机等消费电子产品进行拍摄时，自动对焦可以大大提升用户体验。全向自动对焦(all direction autofocus，adaf)技术在高端cmos图像传感器芯片中得到了广泛的应用，主要原理是：利用全相位像素(apd)技术，如图1所示，即4个像素呈2×2排布，共用一个浮动扩散节点(floatingdiffusion，fd)及源极跟随器晶体管(source follower，sf)，在读出时，首先txa和txc导通，读出右边两个像素信号，获得右相位信息；然后txb和txd导通，读出左边两个像素信号，获得左相位信息(或者，首先txa和txb导通，读出上边两个像素信号，获得上相位信息；然后txc和txd导通，读出下边两个像素信号，获得下相位信息)；通过这两个相位信息，可以计算出相位差，从而进行自动对焦；而将这两个像素信号叠加在一起，即可得到完整的图像。

2、此外，动态范围是图像传感器成像质量的关键因素，动态范围大可输出更宽光强范围内的场景图像信息，呈现更丰富的图像细节。通常情况下，图像传感器输出的动态范围大约为60～70db；在一般自然环境应用中，为了同时捕获高光及阴影部分的图像信息所需要的动态范围约为100db。在图像传感器设计中，提高动态范围有几种实现方式，例如，进一步提高像素电路的满阱电荷容量，可获得更大的动态范围；或者，采用读取多帧图像进行多帧合成的方式，来实现图像传感器的高动态范围(hdr)。

3、dcg(dual conversion gain)双转换增益应用于图像传感器像素电路，在低照度条件下以较小的积分电容提高转换增益，以提高灵敏度；在高照度条件下以较大的积分电容提升存储电荷，降低转换增益以提高动态范围；通常，采用pghdr技术提高图像传感器的动态范围、降低像素电路的噪声。

4、然而，在保持高动态范围和低噪声的图像成像质量的同时，如何实现自动对焦以提高用户体验成为当前所需解决的问题，即，在pghdr模式下如何实现adaf技术。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种图像信号的读出方法、模数转换器及其控制方法，用于解决现有技术中无法在pghdr模式下实现adaf的问题。

2、为实现上述目的及其他相关目的，本发明提供一种图像信号的读出方法，所述读出方法包括：

3、在第一转换增益模式下，对全相位像素的第一增益复位信号进行采集；

4、在第二转换增益模式下，对所述全相位像素的第二增益复位信号进行采集；

5、在第二转换增益模式下，先对所述全相位像素中第一侧像素的第二增益一侧曝光信号进行采集，再对所述全相位像素的第二增益总曝光信号进行采集；

6、在第一转换增益模式下，对所述全相位像素的第一增益总曝光信号进行采集；

7、其中，在采集完所述第二增益复位信号后，还执行：

8、对所述第二增益复位信号进行量化得到第二增益复位量化信号并存储。

9、可选地，所述第一转换增益模式为低转换增益模式，所述第二转换增益模式为高转换增益模式，所述高转换增益模式的增益大于所述低转换增益模式的增益，其中，所述读出方法具体包括：

10、步骤1)在低转换增益模式下，对全相位像素的低增益复位信号进行采集；

11、步骤2)在高转换增益模式下，对所述全相位像素的高增益复位信号进行采集；

12、步骤3)在高转换增益模式下，先对所述全相位像素中第一侧像素的高增益一侧曝光信号进行采集，再对所述全相位像素的高增益总曝光信号进行采集；

13、步骤4-1)在低转换增益模式下，对所述全相位像素的低增益总曝光信号进行采集；

14、其中，步骤2)中，在采集完所述高增益复位信号后，还执行：

15、对所述高增益复位信号进行量化得到高增益复位量化信号并存储。

16、可选地，步骤1)中，在采集完所述低增益复位信号后，还执行：

17、对所述低增益复位信号进行量化得到低增益复位量化信号并存储；

18、步骤3)中，在采集完所述高增益一侧曝光信号后，还执行：

19、将所述高增益复位量化信号的反向信号作为本次量化的初始状态，并对所述高增益一侧曝光信号进行量化得到高增益一侧图像量化信号并读出；

20、在采集完所述高增益总曝光信号后，还执行：

21、将所述高增益复位量化信号的反向信号作为本次量化的初始状态，并对所述高增益总曝光信号进行量化得到高增益总图像量化信号并读出；

22、步骤4-1)中，在采集完所述低增益总曝光信号后，还执行：

23、将所述低增益复位量化信号的反向信号作为本次量化的初始状态，并对所述低增益总曝光信号进行量化得到低增益总图像量化信号并读出。

24、可选地，所述读出方法还包括：

25、步骤5)基于所述高增益总图像量化信号与所述高增益一侧图像量化信号的差值，得到所述全相位像素中第二侧像素在高转换增益模式下的高增益另一侧曝光信号进行相关双采样的高增益另一侧图像量化信号，并以此得到所述全相位像素中第一侧像素和第二侧像素在高转换增益模式下的相位信息，实现高转换增益模式下的全向自动对焦；同时，基于所述高增益总图像量化信号和所述低增益总图像量化信号实现像素高动态范围。

26、可选地，采用步骤4-2)替换步骤4-1)，其中，步骤4-2)在低转换增益模式下，先对所述全相位像素中第一侧像素的低增益一侧曝光信号进行采集，再对所述全相位像素的低增益总曝光信号进行采集。

27、可选地，步骤1)中，在采集完所述低增益复位信号后，还执行：

28、对所述低增益复位信号进行量化得到低增益复位量化信号并存储；

29、步骤3)中，在采集完所述高增益一侧曝光信号后，还执行：

30、将所述高增益复位量化信号的反向信号作为本次量化的初始状态，并对所述高增益一侧曝光信号进行量化得到高增益一侧图像量化信号并读出；

31、在采集完所述高增益总曝光信号后，还执行：

32、将所述高增益复位量化信号的反向信号作为本次量化的初始状态，并对所述高增益总曝光信号进行量化得到高增益总图像量化信号并读出；

33、步骤4-2)中，在采集完所述低增益一侧曝光信号后，还执行：

34、将所述低增益复位量化信号的反向信号作为本次量化的初始状态，并对所述低增益一侧曝光信号进行量化得到低增益一侧图像量化信号并读出；

35、在采集完所述低增益总曝光信号后，还执行：

36、将所述低增益复位量化信号的反向信号作为本次量化的初始状态，并对所述低增益总曝光信号进行量化得到低增益总图像量化信号并读出。

37、可选地，所述读出方法还包括：

38、步骤5)基于所述高增益总图像量化信号与所述高增益一侧图像量化信号的差值，得到所述全相位像素中第二侧像素在高转换增益模式下的高增益另一侧曝光信号进行相关双采样的高增益另一侧图像量化信号，基于所述低增益总图像量化信号与所述低增益一侧图像量化信号的差值，得到所述全相位像素中第二侧像素在低转换增益模式下的低增益另一侧曝光信号进行相关双采样的低增益另一侧图像量化信号，并以此得到所述全相位像素中第一侧像素和第二侧像素在不同转换增益模式下的相位信息，实现不同转换增益模式下的全向自动对焦；同时，基于所述高增益总图像量化信号和所述低增益总图像量化信号实现像素高动态范围。

39、可选地，所述第一转换增益模式为高转换增益模式，所述第二转换增益模式为低转换增益模式，所述高转换增益模式的增益大于所述低转换增益模式的增益，其中，所述读出方法具体包括：

40、步骤1)在低转换增益模式下，对全相位像素的低增益复位信号进行采集；

41、步骤2)在高转换增益模式下，对所述全相位像素的高增益复位信号进行采集；

42、步骤3)在高转换增益模式下，对所述全相位像素的高增益总曝光信号进行采集；

43、步骤4)在低转换增益模式下，先对所述全相位像素中第一侧像素的低增益一侧曝光信号进行采集，再对所述全相位像素的低增益总曝光信号进行采集；

44、其中，步骤1)中，在采集完所述低增益复位信号后，还执行：

45、对所述低增益复位信号进行量化得到低增益复位量化信号并存储。

46、可选地，步骤2)中，在采集完所述高增益复位信号后，还执行：

47、对所述高增益复位信号进行量化得到高增益复位量化信号并存储；

48、步骤3)中，在采集完所述高增益总曝光信号后，还执行：

49、将所述高增益复位量化信号的反向信号作为本次量化的初始状态，并对所述高增益总曝光信号进行量化得到高增益总图像量化信号并读出；

50、步骤4)中，在采集完所述低增益一侧曝光信号后，还执行：

51、将所述低增益复位量化信号的反向信号作为本次量化的初始状态，并对所述低增益一侧曝光信号进行量化得到低增益一侧图像量化信号并读出；

52、在采集完所述低增益总曝光信号后，还执行：

53、将所述低增益复位量化信号的反向信号作为本次量化的初始状态，并对所述低增益总曝光信号进行量化得到低增益总图像量化信号并读出。

54、可选地，所述读出方法还包括：

55、步骤5)基于所述低增益总图像量化信号与所述低增益一侧图像量化信号的差值，得到所述全相位像素中第二侧像素在低转换增益模式下的低增益另一侧曝光信号进行相关双采样的低增益另一侧图像量化信号，并以此得到所述全相位像素中第一侧像素和第二侧像素在低转换增益模式下的相位信息，实现低转换增益模式下的全向自动对焦；同时，基于所述高增益总图像量化信号和所述低增益总图像量化信号实现像素高动态范围。

56、本发明还提供一种模数转换器，包括：至少一列由比较器和计数器组成的量化电路，所述计数器包括：n个计数单元，n为大于等于1的整数；所述计数单元包括：可写入d触发器、第一存储器、第二存储器、至少一个第三存储器和第一选择开关，其中，

57、n个所述计数单元中的可写入d触发器级联，后一级可写入d触发器的时钟端连接前一级可写入d触发器的反向输出端或正向输出端，第一级可写入d触发器的时钟端连接时钟信号；每一级可写入d触发器的反向输出端连接数据端，正向输出端生成计数结果，控制端连接控制信号，写入端连接写入信号；

58、所述第一存储器的存控端连接第一存储使能信号，输入端连接相应所述可写入d触发器的正向输出端，反向输出端连接所述第一选择开关的第一输入端；

59、所述第二存储器的存控端连接第二存储使能信号，输入端连接相应所述可写入d触发器的正向输出端，反向输出端连接所述第一选择开关的第二输入端；

60、所述第一选择开关的控制端连接选控信号，输出端连接相应所述可写入d触发器的写入端以提供所述写入信号；

61、所述第三存储器的存控端连接第三存储使能信号，读控端连接读出使能信号，输入端连接相应所述可写入d触发器的正向输出端，正向输出端生成读出信号；

62、所述第一存储器和所述第二存储器至少用于存储相应所述可写入d触发器生成的计数结果以及将存储信号的反向信号经由所述第一选择开关写入相应所述可写入d触发器中；所述第三存储器至少用于存储相应所述可写入d触发器生成的计数结果并进行读出。

63、可选地，所述可写入d触发器包括：写控模块、输入级模块、主级传输锁存模块、中间级模块、从级传输锁存模块及输出级模块；

64、所述写控模块连接所述可写入d触发器的控制端和写入端，用于对所述控制信号和所述写入信号进行逻辑运算并生成第一写控信号和第二写控信号；

65、所述输入级模块连接所述可写入d触发器的时钟端和数据端，用于在所述时钟端的输入时钟的控制下，对所述数据端输入的第一数据信号进行传输并生成第二数据信号；

66、所述主级传输锁存模块连接所述写控模块和所述输入级模块的输出端并连接所述可写入d触发器的时钟端，用于在所述输入时钟、所述第一写控信号和所述第二写控信号的控制下，对所述第二数据信号进行传输并生成第三数据信号，以及，对所述第二数据信号和所述第三数据信号进行锁存；

67、所述中间级模块连接所述主级传输锁存模块的输出端并连接所述可写入d触发器的时钟端，用于在所述输入时钟控制下，对所述第三数据信号进行传输并生成第四数据信号；

68、所述从级传输锁存模块连接所述写控模块和所述中间级模块的输出端并连接所述可写入d触发器的时钟端，用于在所述输入时钟、所述第一写控信号和所述第二写控信号的控制下，对所述第四数据信号进行传输并生成第五数据信号，以及，对所述第四数据信号和所述第五数据信号进行锁存；

69、所述输出级模块连接所述从级传输锁存模块的输出端，所述输出级模块的输出端作为所述反向输出端和正向输出端，分别用于对所述第五数据信号及其反向信号进行输出。

70、可选地，所述写控模块包括：第一与非门、第二与非门及第一反相器；所述第一与非门的第一输入端连接所述控制信号，第二输入端经由所述第一反相器连接所述写入信号，输出端生成所述第一写控信号；所述第二与非门的第一输入端连接所述控制信号，第二输入端连接所述写入信号，输出端生成所述第二写控信号；

71、所述主级传输锁存模块包括：主级传输部分及主级锁存部分；其中，

72、所述主级传输部分包括：第三与非门；所述第三与非门的第一输入端连接所述第二数据信号，第二输入端连接所述第二写控信号，输出端生成所述第三数据信号；

73、所述主级锁存部分包括：第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管及第三nmos管；所述第一pmos管的栅极连接所述第一写控信号，源极连接参考电压，漏极连接所述第二pmos管的漏极；所述第二pmos管的栅极连接所述第三与非门的输出端，源极连接所述参考电压，漏极连接所述第三pmos管的源极；所述第三pmos管的栅极连接所述输入时钟的反向信号，漏极连接所述第一nmos管的漏极及所述第三与非门的第一输入端；所述第一nmos管的栅极连接所述输入时钟，源极连接所述第二nmos管的漏极；所述第二nmos管的栅极连接所述第三与非门的输出端，源极连接所述第三nmos管的漏极；所述第三nmos管的栅极连接所述第一写控信号，源极连接参考地；

74、所述从级传输锁存模块包括：从级传输部分及从级锁存部分；其中，

75、所述从级传输部分包括：第四与非门；所述第四与非门的第一输入端连接所述第四数据信号，第二输入端连接所述第一写控信号，输出端生成所述第五数据信号；

76、所述从级锁存部分包括：第四pmos管、第五pmos管、第六pmos管、第四nmos管、第五nmos管及第六nmos管；所述第四pmos管的栅极连接所述第二写控信号，源极连接所述参考电压，漏极连接所述第五pmos管的漏极；所述第五pmos管的栅极连接所述第四与非门的输出端，源极连接所述参考电压，漏极连接所述第六pmos管的源极；所述第六pmos管的栅极连接所述输入时钟，漏极连接所述第四nmos管的漏极及所述第四与非门的第一输入端；所述第四nmos管的栅极连接所述输入时钟的反向信号，源极连接所述第五nmos管的漏极；所述第五nmos管的栅极连接所述第四与非门的输出端，源极连接所述第六nmos管的漏极；所述第六nmos管的栅极连接所述第二写控信号，源极连接参考地。

77、可选地，所述可写入d触发器还具有复位功能，此时，所述可写入d触发器还包括：第一复位管、第二复位管及第三复位管；所述第一复位管并联于所述第一pmos管的两端，栅极连接复位触发器信号的反向信号；所述第二复位管串联于所述第三nmos管的源极和参考地之间，栅极连接所述复位触发器信号的反向信号；所述第三复位管的栅极连接所述复位触发器信号的反向信号，源极连接所述参考电压，漏极连接所述第四与非门的输出端。

78、可选地，所述写控模块包括：第二反相器及第三反相器；所述第二反相器的输入端连接所述控制信号，输出端生成所述第一写控信号；所述第三反相器的输入端连接所述写入信号，输出端生成所述第二写控信号；

79、所述主级传输锁存模块包括：主级传输部分及主级锁存部分；其中，

80、所述主级传输部分包括：第七pmos管、第八pmos管、第九pmos管、第七nmos管、第八nmos管及第九nmos管；所述第七pmos管的栅极连接所述第二写控信号，源极连接参考电压，漏极连接所述第八pmos管的源极；所述第八pmos管的栅极连接所述第一写控信号，漏极连接所述第九pmos管的漏极；所述第九pmos管的栅极连接所述第七nmos管的栅极并连接所述第二数据信号，源极连接所述参考电压，漏极连接所述第七nmos管的漏极并生成所述第三数据信号；所述第七nmos管的源极连接所述第八nmos管及所述第九nmos管的漏极；所述第八nmos管的栅极连接所述第二写控信号，源极连接参考地；所述第九nmos管的栅极连接所述第一写控信号，源极连接参考地；

81、所述主级锁存部分包括：第十pmos管、第十一pmos管、第十二pmos管、第十三pmos管、第十nmos管、第十一nmos管、第十二nmos管及第十三nmos管；所述第十pmos管的栅极连接所述写入信号，源极连接所述参考电压，漏极连接所述第十一pmos管的源极；所述第十一pmos管的栅极连接所述第一写控信号，漏极连接所述第十二pmos管的漏极；所述第十二pmos管的栅极连接所述第十一nmos管的栅极并连接所述第七nmos管的漏极，源极连接所述参考电压，漏极连接所述第十三pmos管的源极；所述第十三pmos管的栅极连接所述输入时钟的反向信号，漏极连接所述第十nmos管的漏极并连接所述第七nmos管的栅极；所述第十nmos管的栅极连接所述输入时钟，源极连接所述第十一nmos管的漏极；所述第十一nmos管的源极连接所述第十二nmos管及所述第十三nmos管的漏极；所述第十二nmos管的栅极连接写入信号，源极连接参考地；所述第十三nmos管的栅极连接所述第一写控信号，源极连接参考地；

82、所述从级传输锁存模块包括：从级传输部分及从级锁存部分；其中，

83、所述从级传输部分包括：第十四pmos管、第十五pmos管、第十六pmos管、第十四nmos管、第十五nmos管及第十六nmos管；所述第十四pmos管的栅极连接所述写入信号，源极连接所述参考电压，漏极连接所述第十五pmos管的源极；所述第十五pmos管的栅极连接所述第一写控信号，漏极连接所述第十六pmos管的漏极；所述第十六pmos管的栅极连接所述第十四nmos管的栅极并连接所述第四数据信号，源极连接所述参考电压，漏极连接所述第十四nmos管的漏极并生成所述第五数据信号；所述第十四nmos管的源极连接所述第十五nmos管及所述第十六nmos管的漏极；所述第十五nmos管的栅极连接所述写入信号，源极连接参考地；所述第十六nmos管的栅极连接所述第一写控信号，源极连接参考地；

84、所述从级锁存部分包括：第十七pmos管、第十八pmos管、第十九pmos管、第二十pmos管、第十七nmos管、第十八nmos管、第十九nmos管及第二十nmos管；所述第十七pmos管的栅极连接所述第二写控信号，源极连接所述参考电压，漏极连接所述第十八pmos管的源极；所述第十八pmos管的栅极连接所述第一写控信号，漏极连接所述第十九pmos管的漏极；所述第十九pmos管的栅极连接所述第十八nmos管的栅极并连接所述第十四nmos管的漏极，源极连接所述参考电压，漏极连接所述第二十pmos管的源极；所述第二十pmos管的栅极连接所述输入时钟，漏极连接所述第十七nmos管的漏极并连接所述第十四nmos管的栅极；所述第十七nmos管的栅极连接所述输入时钟的反向信号，源极连接所述第十八nmos管的漏极；所述第十八nmos管的源极连接所述第十九nmos管及所述第二十nmos管的漏极；所述第十九nmos管的栅极连接第二写控信号，源极连接参考地；所述第二十nmos管的栅极连接所述第一写控信号，源极连接参考地。

85、可选地，所述可写入d触发器还具有复位功能，此时，所述可写入d触发器还包括：第四复位管、第五复位管及第六复位管；所述第四复位管的栅极连接复位触发器信号的反向信号，源极连接所述第十pmos管的源极，漏极连接所述第十一pmos管的漏极；所述第五复位管的栅极连接所述复位触发器信号的反向信号，漏极连接所述第十二nmos管和所述第十三nmos管的源极，源极连接参考地；所述第六复位管的栅极连接所述复位触发器信号的反向信号，源极连接所述参考电压，漏极连接所述第十六pmos管的漏极。

86、可选地，所述输入级模块包括：第一三态反相器，在所述输入时钟为低电平时处于工作状态，在所述输入时钟为高电平时处于高阻状态；和/或，所述中间级模块包括：第一传输门，在所述输入时钟为低电平时截止，在所述输入时钟为高电平时导通。

87、可选地，所述第一存储器和所述第二存储器的电路结构相同，包括：第二传输门、第一反相逻辑门及第二三态反相器；所述第二传输门和所述第一反相逻辑门依次串联于相应存储器的输入端和反向输出端之间，所述第二三态反相器并联于所述第一反相逻辑门的两端；其中，所述第二传输门在相应存储使能信号为低电平时截止，在相应存储使能信号为高电平时导通；所述第二三态反相器在相应存储使能信号为低电平时处于工作状态，在相应存储使能信号为高电平时处于高阻状态。

88、可选地，所述第一存储器和所述第二存储器还具有复位功能，其中，第一存储器的复位端连接第一复位存储器信号，第二存储器的复位端连接第二复位存储器信号；和/或，所述第一存储器和所述第二存储器中的至少一者还具有读出功能，当相应的存储器还具有读出功能时，存储器的读控端连接读出使能信号，读出端生成读出信号。

89、可选地，在所述第一存储器和所述第二存储器还具有复位功能时，所述第一存储器和所述第二存储器的电路结构相同，包括：第三传输门、第二反相逻辑门、第三三态反相器、第七复位管及第八复位管，所述第三传输门与所述第二反相逻辑门依次串联于相应存储器的输入端和反向输出端之间，所述第三三态反相器并联于所述第二反相逻辑门的两端；所述第七复位管并联于参考电压和所述第三三态反相器tsinv3的输出端之间，栅极连接相应复位存储器信号的反向信号；所述第八复位管串联于所述第三三态反相器中nmos管的源极和参考地之间，栅极连接相应复位存储器信号的反向信号；其中，所述第三传输门在相应存储使能信号为低电平时截止，在相应存储使能信号为高电平时导通；所述第三三态反相器在相应存储使能信号为低电平时处于工作状态，在相应存储使能信号为高电平时处于高阻状态。

90、可选地，所述第三存储器包括：第四传输门、第三反相逻辑门、第四反相逻辑门、第五传输门及第四三态反相器；所述第四传输门、所述第三反相逻辑门、所述第四反相逻辑门和所述第五传输门依次串联于所述第三存储器的输入端和正向输出端之间，所述第四三态反相器并联于所述第三反相逻辑门的两端；其中，所述第四传输门在所述第三存储使能信号为低电平时截止，在所述第三存储使能信号为高电平时导通；所述第五传输门在所述读出使能信号为低电平时截止，在所述读出使能信号为高电平时导通；所述第四三态反相器在所述第三存储使能信号为低电平时处于工作状态，在所述第三存储使能信号为高电平时处于高阻状态。

91、本发明还提供一种模数转换器的控制方法，适用于如上任一项记载的所述模数转换器；包括：在所述控制信号有效时，将所述写入信号写入所述可写入d触发器中。

92、可选地，所述方法包括：

93、基于所述第一存储器进行第一转换增益模式下全相位像素的第一增益复位信号以及第一转换增益模式下全相位像素的第一增益总曝光信号的量化；

94、基于所述第二存储器进行第二转换增益模式下全相位像素的第二增益复位信号，以及，第二转换增益模式下第一侧像素的第二增益一侧曝光信号和第二转换增益模式下全相位像素的第二增益总曝光信号的量化；

95、基于所述第三存储器进行第二增益一侧曝光信号的计数结果的读出，和/或，基于所述第一存储器和所述第二存储器同时对第一转换增益模式下的第一增益总曝光信号的计数结果和第二转换增益模式下的第二增益总曝光信号的计数结果进行读出；

96、或者，所述方法包括：

97、基于所述第一存储器进行第一转换增益模式下全相位像素的第一增益复位信号，以及，第一转换增益模式下第一侧像素的第一增益一侧曝光信号和第一转换增益模式下全相位像素的第一增益总曝光信号的量化；

98、基于所述第二存储器进行第二转换增益模式下全相位像素的第二增益复位信号，以及，第二转换增益模式下第一侧像素的第二增益一侧曝光信号和第二转换增益模式下全相位像素的第二增益总曝光信号的量化；

99、基于所述第三存储器至少进行第一转换增益模式下第一增益一侧曝光信号或者第二转换增益模式下第二增益一侧曝光信号的计数结果的读出，和/或，基于所述第一存储器和所述第二存储器同时对第一转换增益模式下的第一增益总曝光信号的计数结果和第二转换增益模式下的第二增益总曝光信号的计数结果进行读出。

100、如上所述，本发明的一种图像信号的读出方法、模数转换器及其控制方法，可在pghdr模式下的hcg和/或lcg量化过程中实现adaf，保持高动态范围的同时实现全向自动对焦，提高图像成像质量。

技术特征：

1.一种图像信号的读出方法，其特征在于，所述读出方法包括：

2.根据权利要求1所述的图像信号的读出方法，其特征在于，所述第一转换增益模式为低转换增益模式，所述第二转换增益模式为高转换增益模式，所述高转换增益模式的增益大于所述低转换增益模式的增益，其中，所述读出方法具体包括：

3.根据权利要求2所述的图像信号的读出方法，其特征在于，

4.根据权利要求3所述的图像信号的读出方法，其特征在于，所述读出方法还包括：

5.根据权利要求2所述的图像信号的读出方法，其特征在于，采用步骤4-2)替换步骤4-1)，其中，步骤4-2)在低转换增益模式下，先对所述全相位像素中第一侧像素的低增益一侧曝光信号进行采集，再对所述全相位像素的低增益总曝光信号进行采集。

6.根据权利要求5所述的图像信号的读出方法，其特征在于，

7.根据权利要求6所述的图像信号的读出方法，其特征在于，所述读出方法还包括：

8.根据权利要求1所述的图像信号的读出方法，其特征在于，所述第一转换增益模式为高转换增益模式，所述第二转换增益模式为低转换增益模式，所述高转换增益模式的增益大于所述低转换增益模式的增益，其中，所述读出方法具体包括：

9.根据权利要求8所述的图像信号的读出方法，其特征在于，

10.根据权利要求9所述的图像信号的读出方法，其特征在于，所述读出方法还包括：

11.一种模数转换器，其特征在于，包括：至少一列由比较器和计数器组成的量化电路，所述计数器包括：n个计数单元，n为大于等于1的整数；所述计数单元包括：可写入d触发器、第一存储器、第二存储器、至少一个第三存储器和第一选择开关，其中，

12.根据权利要求11所述的模数转换器，其特征在于，所述可写入d触发器包括：写控模块、输入级模块、主级传输锁存模块、中间级模块、从级传输锁存模块及输出级模块；

13.根据权利要求12所述的模数转换器，其特征在于，所述写控模块包括：第一与非门、第二与非门及第一反相器；所述第一与非门的第一输入端连接所述控制信号，第二输入端经由所述第一反相器连接所述写入信号，输出端生成所述第一写控信号；所述第二与非门的第一输入端连接所述控制信号，第二输入端连接所述写入信号，输出端生成所述第二写控信号；

14.根据权利要求13所述的模数转换器，其特征在于，所述可写入d触发器还具有复位功能，此时，所述可写入d触发器还包括：第一复位管、第二复位管及第三复位管；所述第一复位管并联于所述第一pmos管的两端，栅极连接复位触发器信号的反向信号；所述第二复位管串联于所述第三nmos管的源极和参考地之间，栅极连接所述复位触发器信号的反向信号；所述第三复位管的栅极连接所述复位触发器信号的反向信号，源极连接所述参考电压，漏极连接所述第四与非门的输出端。

15.根据权利要求12所述的模数转换器，其特征在于，所述写控模块包括：第二反相器及第三反相器；所述第二反相器的输入端连接所述控制信号，输出端生成所述第一写控信号；所述第三反相器的输入端连接所述写入信号，输出端生成所述第二写控信号；

16.根据权利要求15所述的模数转换器，其特征在于，所述可写入d触发器还具有复位功能，此时，所述可写入d触发器还包括：第四复位管、第五复位管及第六复位管；所述第四复位管的栅极连接复位触发器信号的反向信号，源极连接所述第十pmos管的源极，漏极连接所述第十一pmos管的漏极；所述第五复位管的栅极连接所述复位触发器信号的反向信号，漏极连接所述第十二nmos管和所述第十三nmos管的源极，源极连接参考地；所述第六复位管的栅极连接所述复位触发器信号的反向信号，源极连接所述参考电压，漏极连接所述第十六pmos管的漏极。

17.根据权利要求12所述的模数转换器，其特征在于，所述输入级模块包括：第一三态反相器，在所述输入时钟为低电平时处于工作状态，在所述输入时钟为高电平时处于高阻状态；和/或，所述中间级模块包括：第一传输门，在所述输入时钟为低电平时截止，在所述输入时钟为高电平时导通。

18.根据权利要求11所述的模数转换器，其特征在于，所述第一存储器和所述第二存储器的电路结构相同，包括：第二传输门、第一反相逻辑门及第二三态反相器；所述第二传输门和所述第一反相逻辑门依次串联于相应存储器的输入端和反向输出端之间，所述第二三态反相器并联于所述第一反相逻辑门的两端；其中，所述第二传输门在相应存储使能信号为低电平时截止，在相应存储使能信号为高电平时导通；所述第二三态反相器在相应存储使能信号为低电平时处于工作状态，在相应存储使能信号为高电平时处于高阻状态。

19.根据权利要求11所述的模数转换器，其特征在于，所述第一存储器和所述第二存储器还具有复位功能，其中，第一存储器的复位端连接第一复位存储器信号，第二存储器的复位端连接第二复位存储器信号；和/或，所述第一存储器和所述第二存储器中的至少一者还具有读出功能，当相应的存储器还具有读出功能时，存储器的读控端连接读出使能信号，读出端生成读出信号。

20.根据权利要求19所述的模数转换器，其特征在于，在所述第一存储器和所述第二存储器还具有复位功能时，所述第一存储器和所述第二存储器的电路结构相同，包括：第三传输门、第二反相逻辑门、第三三态反相器、第七复位管及第八复位管，所述第三传输门与所述第二反相逻辑门依次串联于相应存储器的输入端和反向输出端之间，所述第三三态反相器并联于所述第二反相逻辑门的两端；所述第七复位管并联于参考电压和所述第三三态反相器tsinv3的输出端之间，栅极连接相应复位存储器信号的反向信号；所述第八复位管串联于所述第三三态反相器中nmos管的源极和参考地之间，栅极连接相应复位存储器信号的反向信号；其中，所述第三传输门在相应存储使能信号为低电平时截止，在相应存储使能信号为高电平时导通；所述第三三态反相器在相应存储使能信号为低电平时处于工作状态，在相应存储使能信号为高电平时处于高阻状态。

21.根据权利要求11所述的模数转换器，其特征在于，所述第三存储器包括：第四传输门、第三反相逻辑门、第四反相逻辑门、第五传输门及第四三态反相器；所述第四传输门、所述第三反相逻辑门、所述第四反相逻辑门和所述第五传输门依次串联于所述第三存储器的输入端和正向输出端之间，所述第四三态反相器并联于所述第三反相逻辑门的两端；其中，所述第四传输门在所述第三存储使能信号为低电平时截止，在所述第三存储使能信号为高电平时导通；所述第五传输门在所述读出使能信号为低电平时截止，在所述读出使能信号为高电平时导通；所述第四三态反相器在所述第三存储使能信号为低电平时处于工作状态，在所述第三存储使能信号为高电平时处于高阻状态。

22.一种模数转换器的控制方法，其特征在于，适用于如权利要求11-21中任一项所述的模数转换器；包括：在所述控制信号有效时，将所述写入信号写入所述可写入d触发器中。

23.根据权利要求22所述的模数转换器的控制方法，其特征在于，所述方法包括：

技术总结
本发明提供一种图像信号的读出方法、模数转换器及控制方法，读出方法包括：在第一转换增益模式下，对全相位像素的第一增益复位信号进行采集；在第二转换增益模式下，对全相位像素的第二增益复位信号进行采集；在第二转换增益模式下，先对全相位像素中第一侧像素的第二增益一侧曝光信号进行采集，再对全相位像素的第二增益总曝光信号进行采集；在第一转换增益模式下，对全相位像素的第一增益总曝光信号进行采集；其中，在采集完第二增益复位信号后，还执行：对第二增益复位信号进行量化得到第二增益复位量化信号并存储。通过本发明提供的图像信号的读出方法，解决了现有技术中难以在PGHDR模式下实现ADAF等问题。

技术研发人员：林文龙,王冬臣,莫要武
受保护的技术使用者：上海思特威集成电路有限公司
技术研发日：
技术公布日：2024/9/23