功率放大器芯片、模组、电路、射频前端模组及通信设备的制作方法
本技术涉及电子，尤其涉及一种功率放大器芯片、模组、电路、射频前端模组及通信设备。
背景技术：
1、功率放大器电路(power amplifier，pa)是移动通信系统的重要组成部分，作为发射通道最后的放大单元，其作用是将小功率的射频信号进行放大后送往天线发射。随着第五代移动通信技术(5th generation mobile communication technology，5g)的到来，近几年终端设备对pa的效率要求越来越高，多尔蒂(doherty)技术是提高pa在回退功率下效率的一种电路架构，但采用doherty技术的pa的性能受负载阻抗变化影响较大，限制了doherty技术在终端设备中的应用。
技术实现思路
1、本技术实施例提供一种功率放大器芯片、模组、电路、射频前端模组及通信设备，用于降低功率放大器电路对负载阻抗变化的敏感度。
2、为达到上述目的，本技术采用如下技术方案：
3、本技术实施例的第一方面，提供一种功率放大器电路，包括：射频输入端、射频输出端、第一功分器、第一doherty电路、第二doherty电路、阻抗变换器、第一合路点、第二合路点以及第三合路点；第一功分器包括第一功分输入端、第一功分输出端以及第二功分输出端；第一功分输入端与射频输入端耦接；第一doherty电路耦接于第一功分输出端与第一合路点之间；第二doherty电路耦接于第二功分输出端与第二合路点之间；阻抗变换器耦接于第一合路点和第三合路点之间，第二合路点与第三合路点耦接，第三合路点与射频输出端耦接。
4、本技术实施例提供的功率放大器电路，由于第一doherty电路所在支路上设置有阻抗变换器，阻抗变换器的阻抗变换功能使得第一doherty电路所在支路和第二doherty电路所在支路可以作为互补的两个支路。在负载阻抗失配的情况下，第一doherty电路在史密斯圆图的左侧恶化严重，第二doherty电路在圆图的右侧性能恶化严重，两者刚好形成互补的结构。并联的第一doherty电路所在支路和第二doherty电路所在支路在第三合路点进行功率合成，基于第一doherty电路和第二doherty电路互补，可以弥补对方性能的损失，从而降低负载阻抗失配导致的功率放大器的性能恶化。而且，功率放大器电路中采用两个互补的第一doherty电路和第二doherty电路实现负载去敏，无需引入复杂、大面积或插损高的电路模块，降低电路冗余程度。因此，该方案电路结构简单、易于实现、匹配电路面积小、插损小、链路效率高，以较小代价改善电路的抗失配能力。再者，功率放大器电路包括第一doherty电路和第二doherty电路，可提高功率放大器电路的效率，扩宽功率放大器电路的工作带宽。
5、在一种可能的实现方式中，第一doherty电路包括第二功分器、第一放大器、第二放大器、第一阻抗匹配网络以及第二阻抗匹配网络；第二功分器，包括第二功分输入端、第三功分输出端以及第四功分输出端；第二功分输入端与第一功分输出端耦接，第三功分输出端与第一放大器耦接，第四功分输出端与第二放大器耦接；第一阻抗匹配网络耦接于第一放大器的输出端与第一合路点之间；第二阻抗匹配网络耦接于第二放大器的输出端与第一合路点之间。这是一种结构简单的doherty电路。
6、在一种可能的实现方式中，第二doherty电路包括第三功分器、第三放大器、第四放大器、第三阻抗匹配网络以及第四阻抗匹配网络；第三功分器，包括第三功分输入端、第五功分输出端以及第六功分输出端；第三功分输入端与第二功分输出端耦接，第五功分输出端与第三放大器耦接，第六功分输出端与第四放大器耦接；第三阻抗匹配网络耦接于第三放大器的输出端与第二合路点之间；第四阻抗匹配网络耦接于第四放大器的输出端与第二合路点之间。这是一种结构简单的doherty电路。
7、在一种可能的实现方式中，第一功分输出端和第二功分输出端具有相位差。这是一种结构简单的第一功分器的实现方式。
8、在一种可能的实现方式中，第三功分输出端和第四功分输出端具有相位差。这是一种结构简单的第二功分器的实现方式。
9、在一种可能的实现方式中，第五功分输出端和第六功分输出端具有相位差。这是一种结构简单的第三功分器的实现方式。
10、在一种可能的实现方式中，功率放大器电路还包括第五阻抗匹配网络，第五阻抗匹配网络耦接于第三合路点与射频输出端之间。第五阻抗匹配网络用于将负载阻抗匹配到需要的阻抗点，以提高功率放大器电路的效率。
11、在一种可能的实现方式中，第一阻抗匹配网络包括第一电感，第二阻抗匹配网络包括第一电容。这样一点，功率放大器电路的结构简单，占用面积小。
12、在一种可能的实现方式中，第一电感的取值为0.1nh-2nh。这样一来，可使第一阻抗匹配网络具有较好的性能。
13、在一种可能的实现方式中，第一电容的取值为0.2pf-5pf。这样一来，可使第二阻抗匹配网络具有较好的性能。
14、在一种可能的实现方式中，第三阻抗匹配网络包括第二电感，第四阻抗匹配网络包括第二电容。这样一点，功率放大器电路的结构简单，占用面积小。
15、在一种可能的实现方式中，第二电感的取值为0.1nh-2nh。这样一来，可使第三阻抗匹配网络具有较好的性能。
16、在一种可能的实现方式中，第二电容的取值为0.2pf-5pf。这样一来，可使第四阻抗匹配网络具有较好的性能。
17、在一种可能的实现方式中，第二合路点和第三合路点的相位相同。在一种可能的实现方式中，第二合路点和第三合路点通过走线耦接，或者，所述第二合路点和所述第三合路点重合。这样一来，第二合路点和第三合路点之间无需设置阻抗变换器，功率放大器电路的结构简单。
18、在一种可能的实现方式中，第三合路点和第一合路点的相位差为60°～120°或者-60°～-120°。第三合路点和第一合路点的相位差影响阻抗变换器的阻抗变换能力，从而影响第一doherty电路和第二doherty电路的互补效果，以影响功率放大器电路的输出性能。将第三合路点和第一合路点的相位差的取值范围限定在60°～120°或者-60°～-120°，可以使第一doherty电路和第二doherty电路具有较优的互补效果，以保证功率放大器电路的性能。
19、在一种可能的实现方式中，阻抗变换器包括第三电感、第四电感以及第三电容；第三电感和第四电感串联于第一合路点和第三合路点之间；第三电容一端与参考地电压端耦接，另一端耦接于第三电感和第四电感之间。这是一种结构简单的1/4波长变换器。
20、在一种可能的实现方式中，第一功分器还包括第七功分输出端，第七功分输出端与参考地电压端耦接。这是一种结构简单的实现方式。
21、在一种可能的实现方式中，第二功分器还包括第八功分输出端，第八功分输出端与参考地电压端耦接。这是一种结构简单的实现方式。
22、在一种可能的实现方式中，第三功分器还包括第九功分输出端，第九功分输出端与参考地电压端耦接。这是一种结构简单的实现方式。
23、在一种可能的实现方式中，功率放大器电路还包括第一电阻，第一电阻耦接于第七功分输出端与参考地电压端之间。这是一种结构简单的实现方式。
24、在一种可能的实现方式中，功率放大器电路还包括第二电阻，第二电阻耦接于第八功分输出端与参考地电压端之间。这是一种结构简单的实现方式。
25、在一种可能的实现方式中，功率放大器电路还包括第三电阻，第三电阻耦接于第九功分输出端与参考地电压端之间。这是一种结构简单的实现方式。
26、在一种可能的实现方式中，功率放大器电路还包括第一级联功率放大器，第一级联功率放大器与第一功分器串联耦接。功率放大器电路包括多级级联的功率放大器，可以增大功率放大器的放大倍数。
27、在一种可能的实现方式中，第一级联功率放大器包括第一子功率放大器和第二子功率放大器，第一子功率放大器耦接于第一功分输出端与第一doherty电路之间，第二子功率放大器耦接于第二功分输出端与第二doherty电路之间。由于第一功分器自身具有插损，所需的功率较高。因此，将第一级联功率放大器放在第一功分器的输出端，可以降低对第一级联功率放大器功率的需求，以提高功率放大器电路的效率。
28、在一种可能的实现方式中，功率放大器电路还包括第二级联功率放大器，第二级联功率放大器耦接于射频输入端与第一功分输入端之间。功率放大器电路包括多级级联的功率放大器，可以增大功率放大器的放大倍数。
29、本技术实施例的第二方面，提供一种功率放大器芯片，包括：射频输入端、第一输出端、第二输出端、第三输出端以及第四输出端。第一功分器包括第一功分输入端、第一功分输出端以及第二功分输出端。第二功分器包括第二功分输入端、第三功分输出端以及第四功分输出端。第三功分器包括第三功分输入端、第五功分输出端以及第六功分输出端。第一功分输入端与射频输入端耦接，第一功分输出端与第二功分输入端耦接，第二功分输出端与第三功分输入端耦接。第一放大器耦接于第三功分输出端和第一输出端之间，第二放大器耦接于第四功分输出端和第二输出端之间，第三放大器耦接于第五功分输出端和第三输出端之间，第四放大器耦接于第六功分输出端和第四输出端之间。
30、在一种可能的实现方式中，第一功分输出端和第二功分输出端具有相位差。这是一种结构简单的第一功分器的实现方式。
31、在一种可能的实现方式中，第三功分输出端和第四功分输出端具有相位差。这是一种结构简单的第二功分器的实现方式。
32、在一种可能的实现方式中，第五功分输出端和第六功分输出端具有相位差。这是一种结构简单的第三功分器的实现方式。
33、在一种可能的实现方式中，功率放大器芯片还包括第一级联功率放大器，第一级联功率放大器与第一功分器串联耦接。
34、在一种可能的实现方式中，第一级联功率放大器包括第一子功率放大器和第二子功率放大器，第一子功率放大器耦接于第一功分输出端与第二功分输入端之间，第二子功率放大器耦接于第二功分输出端与第三功分输入端之间。
35、在一种可能的实现方式中，功率放大器芯片还包括第二级联功率放大器，第二级联功率放大器耦接于射频输入端与第一功分输入端之间。
36、在一种可能的实现方式中，第二合路点和第三合路点的相位相同。在一种可能的实现方式中，第二合路点和第三合路点通过走线耦接，或者，所述第二合路点和所述第三合路点重合。这样一来，第二合路点和第三合路点之间无需设置阻抗变换器，功率放大器电路的结构简单。
37、在一种可能的实现方式中，第一功分输出端和第二功分输出端的相位差为60°～120°或者-60°～-120°。第三合路点和第一合路点的相位差是对互补效果的协调，第一功分输出端和第二功分输出端的相位差，是对第三合路点和第一合路点的相位差的补偿，以使第一doherty电路所在支路和第二doherty电路所在支路在第三合路点有较好的合路效果。
38、在一种可能的实现方式中，第一功分器还包括第七功分输出端，第七功分输出端与参考地电压端耦接。
39、在一种可能的实现方式中，第二功分器还包括第八功分输出端，第八功分输出端与参考地电压端耦接。
40、在一种可能的实现方式中，第三功分器还包括第九功分输出端，第九功分输出端与参考地电压端耦接。
41、在一种可能的实现方式中，功率放大器芯片还包括第一电阻，第一电阻耦接于第七功分输出端与参考地电压端之间。
42、在一种可能的实现方式中，功率放大器芯片还包括第二电阻，第二电阻耦接于第八功分输出端与参考地电压端之间。
43、在一种可能的实现方式中，功率放大器芯片还包括第三电阻，第三电阻耦接于第九功分输出端与参考地电压端之间。
44、本技术实施例的第三方面，提供一种功率放大器模组，包括功率放大器芯片和基板，功率放大器芯片设置在基板上，功率放大器芯片包括第一方面任一项的功率放大器芯片。
45、在一种可能的实现方式中，功率放大器模组还包括第一阻抗匹配网络、第二阻抗匹配网络、第三阻抗匹配网络、第四阻抗匹配网络、阻抗变换器、第一合路点、第二合路点、第三合路点以及射频输出端；第一阻抗匹配网络耦接于第一输出端和第一合路点之间；第二阻抗匹配网络耦接于第二输出端和第一合路点之间；第三阻抗匹配网络耦接于第三输出端和第二合路点之间；第四阻抗匹配网络耦接于第四输出端和第二合路点之间；阻抗变换器耦接于第一合路点和第三合路点之间，第二合路点与第三合路点耦接，第三合路点与射频输出端耦接。
46、在一种可能的实现方式中，功率放大器模组还包括第五阻抗匹配网络，第五阻抗匹配网络耦接于第三合路点与射频输出端之间。
47、在一种可能的实现方式中，第一阻抗匹配网络包括第一电感，第二阻抗匹配网络包括第一电容。
48、在一种可能的实现方式中，第一电感的取值为0.1nh-2nh；和/或，第一电容的取值为0.2pf-5pf。这样一来，可使第一阻抗匹配网络和第二阻抗匹配网络具有较好的性能。
49、在一种可能的实现方式中，第三阻抗匹配网络包括第二电感，第四阻抗匹配网络包括第二电容。
50、在一种可能的实现方式中，第二电感的取值为0.1nh-2nh；和/或，第二电容的取值为0.2pf-5pf。这样一来，可使第三阻抗匹配网络和第四阻抗匹配网络具有较好的性能。
51、在一种可能的实现方式中，第三合路点和第一合路点的相位差为60°～120°或者-60°～-120°。
52、在一种可能的实现方式中，阻抗变换器包括第三电感、第四电感以及第三电容；第三电感和第四电感串联于第一合路点和第三合路点之间；第三电容一端与参考地电压端耦接，另一端耦接于第三电感和第四电感之间。
53、在一种可能的实现方式中，基板包括第一区域和第二区域，功率放大器芯片位于第一区域，第一阻抗匹配网络、第二阻抗匹配网络、第三阻抗匹配网络、第四阻抗匹配网络以及阻抗变换器中的至少一个位于第二区域。这是一种工艺简单的布局方式。
54、本技术实施例的第四方面，提供一种射频前端模组，包括：滤波器，和与滤波器耦接的如第二方面任一项的功率放大器芯片，或者，如第三方面任一项的功率放大器模组，或者，如第一方面任一项的功率放大器电路。
55、本技术实施例的第五方面，提供一种通信设备，包括如第四方面的射频前端模组和天线，天线与射频前端模组耦合。
技术特征：
1.一种功率放大器芯片，其特征在于，包括：
2.根据权利要求1所述的功率放大器芯片，其特征在于，所述功率放大器芯片还包括第一级联功率放大器(pa1)，所述第一级联功率放大器(pa1)与所述第一功分器(ps1)串联耦接。
3.根据权利要求2所述的功率放大器芯片，其特征在于，所述第一级联功率放大器(pa1)包括第一子功率放大器(pa1)和第二子功率放大器(pa2)，所述第一子功率放大器(pa1)耦接于所述第一功分输出端(b1)与所述第二功分输入端(a2)之间，所述第二子功率放大器(pa2)耦接于所述第二功分输出端(b2)与所述第三功分输入端(a3)之间。
4.根据权利要求2或3所述的功率放大器芯片，其特征在于，所述功率放大器芯片还包括第二级联功率放大器(pa2)，所述第二级联功率放大器(pa2)耦接于所述射频输入端(rfi)与所述第一功分输入端(a1)之间。
5.根据权利要求1-4任一项所述的功率放大器芯片，其特征在于，所述第一功分输出端(b1)和所述第二功分输出端(b2)的相位差为60°～120°或者-60°～-120°。
6.根据权利要求1-5任一项所述的功率放大器芯片，其特征在于，
7.一种功率放大器模组，其特征在于，包括功率放大器芯片和基板，所述功率放大器芯片设置在所述基板上，所述功率放大器芯片包括权利要求1-6任一项所述的功率放大器芯片。
8.根据权利要求7所述的功率放大器模组，其特征在于，所述功率放大器模组还包括第一阻抗匹配网络(w1)、第二阻抗匹配网络(w2)、第三阻抗匹配网络(w3)、第四阻抗匹配网络(w4)、阻抗变换器(u)、第一合路点(q1)、第二合路点(q2)、第三合路点(q3)以及射频输出端(rfo)；
9.根据权利要求8所述的功率放大器模组，其特征在于，所述功率放大器模组还包括第五阻抗匹配网络(w5)，所述第五阻抗匹配网络(w5)耦接于所述第三合路点(q3)与所述射频输出端(rfo)之间。
10.根据权利要求8或9所述的功率放大器模组，其特征在于，
11.根据权利要求10所述的功率放大器模组，其特征在于，
12.根据权利要求8-11任一项所述的功率放大器模组，其特征在于，所述第二合路点(q2)和所述第三合路点(q3)通过走线耦接，或者，所述第二合路点(q2)和所述第三合路点(q3)重合。
13.根据权利要求8-12任一项所述的功率放大器模组，其特征在于，所述第三合路点(q3)和所述第一合路点(q1)的相位差为60°～120°或者-60°～-120°。
14.根据权利要求8-13任一项所述的功率放大器模组，其特征在于，所述阻抗变换器(u)包括第三电感(l3)、第四电感(l4)以及第三电容(c3)；
15.根据权利要求8-14任一项所述的功率放大器模组，其特征在于，所述基板包括第一区域和第二区域，所述功率放大器芯片位于所述第一区域，所述第一阻抗匹配网络(w1)、所述第二阻抗匹配网络(w2)、所述第三阻抗匹配网络(w3)、所述第四阻抗匹配网络(w4)以及所述阻抗变换器(u)中的至少一个位于所述第二区域。
16.一种功率放大器电路，其特征在于，包括：
17.根据权利要求16所述的功率放大器电路，其特征在于，所述第一doherty电路(dt1)包括第二功分器(ps2)、第一放大器(m1)、第二放大器(p1)、第一阻抗匹配网络(w1)以及第二阻抗匹配网络(w2)；
18.根据权利要求16或17所述的功率放大器电路，其特征在于，所述第二doherty电路(dt2)包括第三功分器(ps3)、第三放大器(m2)、第四放大器(p2)、第三阻抗匹配网络(w3)以及第四阻抗匹配网络(w4)；
19.根据权利要求16-18任一项所述的功率放大器电路，其特征在于，所述功率放大器电路还包括第五阻抗匹配网络(w5)，所述第五阻抗匹配网络(w5)耦接于所述第三合路点(q3)与所述射频输出端(rfo)之间。
20.根据权利要求16-19任一项所述的功率放大器电路，其特征在于，所述第二合路点(q2)和所述第三合路点(q3)通过走线耦接，或者，所述第二合路点(q2)和所述第三合路点(q3)重合。
21.根据权利要求16-20任一项所述的功率放大器电路，其特征在于，所述第三合路点(q3)和所述第一合路点(q1)的相位差为60°～120°或者-60°～-120°。
22.根据权利要求16-21任一项所述的功率放大器电路，其特征在于，所述阻抗变换器(u)包括第三电感(l3)、第四电感(l4)以及第三电容(c3)；
23.根据权利要求16-22任一项所述的功率放大器电路，其特征在于，所述功率放大器电路还包括第一级联功率放大器(pa1)，所述第一级联功率放大器(pa1)与所述第一功分器(ps1)串联耦接。
24.根据权利要求23所述的功率放大器电路，其特征在于，所述第一级联功率放大器(pa1)包括第一子功率放大器(pa1)和第二子功率放大器(pa2)，所述第一子功率放大器(pa1)耦接于所述第一功分输出端(b1)与所述第一doherty电路(dt1)之间，所述第二子功率放大器(pa2)耦接于所述第二功分输出端(b2)与所述第二doherty电路(dt2)之间。
25.根据权利要求23或24所述的功率放大器电路，其特征在于，所述功率放大器电路还包括第二级联功率放大器(pa2)，所述第二级联功率放大器(pa2)耦接于所述射频输入端(rfi)与所述第一功分输入端(a1)之间。
26.根据权利要求18所述的功率放大器电路，其特征在于，
27.一种射频前端模组，其特征在于，包括：滤波器和功率放大器电路；所述功率放大器电路包括权利要求16-26任一项所述的功率放大器电路；
28.一种通信设备，其特征在于，包括如权利要求27所述的射频前端模组和天线，所述天线与所述射频前端模组耦合。
技术总结
本申请实施例提供一种功率放大器芯片、模组、电路、射频前端模组及通信设备，涉及电子技术领域，用于降低功率放大器电路对负载阻抗变化的敏感度。功率放大器电路包括射频输入端、射频输出端、第一功分器、第一Doherty电路、第二Doherty电路、阻抗变换器、第一合路点、第二合路点以及第三合路点。第一功分器包括第一功分输入端、第一功分输出端以及第二功分输出端；第一功分输入端与射频输入端耦接。第一Doherty电路耦接于第一功分输出端与第一合路点之间。第二Doherty电路耦接于第二功分输出端与第二合路点之间。阻抗变换器耦接于第一合路点和第三合路点之间，第二合路点与第三合路点耦接，第三合路点与射频输出端耦接。应用于射频前端模组中。
技术研发人员：李鹏
受保护的技术使用者：华为技术有限公司
技术研发日：
技术公布日：2024/9/23