硬件仿真工具和接口适配器的制作方法

本申请涉及芯片验证，尤其涉及一种硬件仿真工具和接口适配器。

背景技术：

1、硬件仿真工具（例如，原型验证板或硬件仿真器（emulator））可以原型化（prototype）并且调试一个包括一个或多个模块的逻辑系统设计。所述逻辑系统设计可以是，例如，用于供专门应用的集成电路（applicationspecificintegratedcircuit，简称asic）或者片上系统芯片（system-on-chip，简称soc）的设计。因此，在仿真工具中被测试的逻辑系统设计又可以称为待测设计（designundertest，简称dut）。仿真工具可以通过一个或多个可配置组件（例如，现场可编程逻辑门阵列（fieldprogrammablegatearray，简称fpga））来仿真该待测设计，包括执行该待测设计的各种操作，从而在制造之前就测试并验证待测设计的各个模块的功能。通过在仿真工具上外接多种外设子卡还可以测试待测设计与各种外设作为一个完整系统进行运行的效果。

2、与硬件仿真工具配套还有诸多软件，比如编译器、综合器、调试器等。

3、编译器用于编译逻辑系统设计的源代码，综合器用于将逻辑系统设计综合为网表形式并且烧录到fpga中，调试器则用于实现一些简单的调试功能。可以理解的是，上述软件运行在于硬件仿真工具连接的主机上。

4、硬件仿真工具外接多种外设子卡时fpga的每个针脚会产生不同的延迟，为了确保时钟同步，通常需要对这些针脚的延迟进行配置。

技术实现思路

1、本申请的第一方面提供一种硬件仿真工具，用于与第一主机和子卡连接以仿真逻辑系统设计。所述硬件仿真工具包括：用于实现所述逻辑系统设计的可编程逻辑器件；连接所述可编程逻辑器件和所述第一主机的第一接口；以及连接所述可编程逻辑器件和所述子卡的接口适配器，所述接口适配器还连接到第二主机。

2、本申请的第二方面提供一种接口适配器，用于连接在硬件仿真工具和子卡之间，所述硬件仿真工具用于仿真逻辑系统设计并且包括可编程逻辑器件，所述可编程逻辑器件包括多个针脚，所述接口适配器包括：用于连接到所述多个针脚的第二接口；用于与所述子卡连接的第三接口；连接在所述第二接口和所述第三接口之间的控制器，用于设置在所述第二接口和所述第三接口之间的与所述多个针脚的每一个对应的延迟。

技术特征：

1.一种硬件仿真工具，用于与第一主机和子卡连接以仿真逻辑系统设计，所述硬件仿真工具包括：

2.如权利要求1所述的硬件仿真工具，其中，所述控制器连接到第二主机。

3.一种接口适配器，用于连接在硬件仿真工具和子卡之间，所述硬件仿真工具用于仿真逻辑系统设计并且包括可编程逻辑器件，所述可编程逻辑器件包括多个针脚，所述接口适配器包括：

4.如权利要求3所述的接口适配器，其中，所述控制器连接到第二主机。

技术总结
本申请提供一种硬件仿真工具，用于与第一主机和子卡连接以仿真逻辑系统设计，所述硬件仿真工具包括：用于实现所述逻辑系统设计的可编程逻辑器件；连接所述可编程逻辑器件和所述第一主机的第一接口；以及连接所述可编程逻辑器件和所述子卡的接口适配器，所述接口适配器还连接到第二主机。

技术研发人员：张玉田,杨震,卢孔积
受保护的技术使用者：芯华章科技（北京）有限公司
技术研发日：20240301
技术公布日：2024/9/23