半导体器件和制造该半导体器件的方法与流程

本公开涉及一种半导体器件和制造该半导体器件的方法，更具体地，涉及一种包括场效应晶体管的半导体器件和制造该半导体器件的方法。

背景技术：

1、半导体器件可以包括由金属氧化物半导体场效应晶体管(mos-fet)组成的集成电路。为了满足对具有小图案尺寸和减少设计规则的半导体器件日益增长的需求，mos-fet正在大幅缩小。mos-fet的缩小可能导致半导体器件的操作特性的劣化。正在进行各种研究以克服与半导体器件的缩小相关联的技术限制并实现高性能半导体器件。

技术实现思路

1、本发明构思的实施例提供了一种具有提高的可靠性的半导体器件。

2、本发明构思的实施例提供了一种制造具有提高的可靠性的半导体器件的方法。

3、根据本发明构思的实施例，一种半导体器件可以包括：衬底，包括第一区域和第二区域；第一区域上的有源区域和第二区域上的外围有源区域；有源区域上的沟道图案，沟道图案包括堆叠为彼此间隔开的多个第一半导体图案；外围有源区域上的外围沟道图案，外围沟道图案包括堆叠为彼此间隔开的多个第二半导体图案；沟道图案上的栅电极，栅电极包括第一半导体图案之间的第一内电极和第一半导体图案中的最上面第一半导体图案上的第一外电极；以及外围沟道图案上的外围栅电极。外围栅电极可以包括第二半导体图案之间的第二内电极和第二半导体图案中的最上面第二半导体图案上的第二外电极，并且第二外电极的线宽大于第一外电极的线宽。第一外电极的顶表面的边缘部分可以具有第一高度，第二外电极的顶表面的边缘部分可以具有第二高度。第二高度和第一高度之差可以小于约10nm，并且第二外电极的顶表面可以具有双凹形状。

4、根据本发明构思的实施例，一种半导体器件可以包括：衬底，包括外围有源区域；外围有源区域上的外围沟道图案，外围沟道图案包括堆叠为彼此间隔开的多个半导体图案；以及外围沟道图案上的外围栅电极。外围栅电极可以包括半导体图案之间的内电极和半导体图案中的最上面半导体图案上的外电极。外电极的线宽可以在约50nm至约100nm的范围内。外电极的顶表面的边缘部分可以具有第一高度，外电极的顶表面的中心部分可以具有第二高度，并且外电极的顶表面在中心部分和边缘部分之间可以具有第三高度。第一高度可以大于第三高度，并且第二高度可以大于第三高度。第一高度和第二高度之差可以小于约10nm。

5、根据本发明构思的实施例，半导体器件可以包括：衬底，包括外围有源区域；器件隔离层，填充限定外围有源区域的沟槽；外围有源区域上的外围沟道图案，外围沟道图案包括堆叠为彼此间隔开的多个半导体图案；外围源/漏图案，设置在外围有源区域上并连接到半导体图案；外围沟道图案上的外围栅电极，外围栅电极包括半导体图案之间的内电极和半导体图案中的最上面半导体图案上的外电极；在外围沟道图案和外围栅电极之间的栅绝缘层；外电极的侧表面上的栅间隔物；外电极的顶表面上的栅封盖图案；有源接触部，耦接到外围源/漏图案；栅接触部，耦接到外围栅电极；以及在有源接触部和栅接触部上的第一金属层。第一金属层中的互连线可以分别电连接到有源接触部和栅接触部，并且外电极的线宽可以在约50nm至约100nm的范围内。外电极的顶表面的边缘部分可以具有在约20nm至约40nm的范围内的第一高度，并且外电极的顶表面可以具有双凹形状。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述第一外电极和所述第二外电极中的每一个包括顺序堆叠的第一金属图案、封盖图案、第二金属图案和阻挡金属图案。

3.根据权利要求2所述的半导体器件，其中，所述阻挡金属图案包括氮化钛。

4.根据权利要求2所述的半导体器件，其中，所述第一金属图案包括p型功函数金属，并且

5.根据权利要求2所述的半导体器件，其中，所述第二外电极还包括填充金属图案，所述填充金属图案竖直地设置在所述阻挡金属图案的上部中并且水平地设置在所述阻挡金属图案的中心部分中。

6.根据权利要求5所述的半导体器件，其中，所述填充金属图案包括钨。

7.根据权利要求2所述的半导体器件，其中，所述第一外电极和所述第二外电极两者不包括钨。

8.根据权利要求1所述的半导体器件，其中，所述第二外电极的顶表面的中心部分具有第三高度，并且

9.根据权利要求8所述的半导体器件，其中，所述第二外电极的顶表面在所述中心部分和所述边缘部分之间具有第四高度，

10.根据权利要求1所述的半导体器件，其中，所述第一外电极的顶表面的中心部分具有第三高度，并且

11.一种半导体器件，包括：

12.根据权利要求11所述的半导体器件，其中，所述外电极包括顺序堆叠的第一金属图案、封盖图案、第二金属图案和阻挡金属图案，并且

13.根据权利要求12所述的半导体器件，其中，所述外电极不包括钨。

14.根据权利要求11所述的半导体器件，其中，所述外电极的顶表面具有双凹形状。

15.根据权利要求11所述的半导体器件，其中，所述第一高度与所述第二高度的比率在约1至约1.2的范围内。

16.一种半导体器件，包括：

17.根据权利要求16所述的半导体器件，其中，所述外电极包括顺序堆叠的第一金属图案、封盖图案、第二金属图案和阻挡金属图案，并且

18.根据权利要求17所述的半导体器件，其中，所述阻挡金属图案包括氮化钛。

19.根据权利要求17所述的半导体器件，其中，所述外电极不包括钨。

20.根据权利要求16所述的半导体器件，其中，所述外电极的顶表面的中心部分具有第二高度，并且

技术总结
公开了一种半导体器件和制造该半导体器件的方法。该半导体器件包括：衬底，该衬底包括第一区域和第二区域；第一区域上的有源区域和第二区域上的外围有源区域；有源区域上的沟道图案；外围有源区域上的外围沟道图案；沟道图案上的第一栅电极；以及外围沟道图案上的第二栅电极。第二栅电极的线宽大于第一栅电极的线宽，并且第一栅电极和第二栅电极之间的高度差小于约10nm，并且第二栅电极的顶表面具有双凹形状。

技术研发人员：梁正吉,金太贤,河泰元
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/9/23