半导体结构及用于制造半导体结构的方法与流程
本发明是关于一种半导体结构，更具体来说，关于一种具有芯片堆栈结构的半导体结构。
背景技术：
1、随着人工智能(ai)模型应用到越来越多的领域，对具有更大计算能力的合适硬件的需求也随之增加。由于ai模型通常需要大量的并行计算，其中使用的大多数计算硬件包括多个核心，使得这使用需要很大的电路面积。此外，为了提高计算效率，还需要不同核心之间的数据共享及/或数据切换。然而，为了实现数据共享及/或数据交换，核心之间的连接可能很复杂并且需要更大的面积。因此，提供一种能够在更小面积或厚度内实现更大计算能力的半导体结构已成为亟待解决的问题。
技术实现思路
1、本发明的一具体实施例揭示一种半导体结构。该半导体结构包括一第一芯片，其包含：一第一衬底，其在该第一衬底的前表面处具有一第一主动区；一第一重分布层(rdl)，其配置于该第一衬底的前表面上方；及一第一背侧通孔(bstv)，其从该第一衬底的后表面延伸向该第一衬底的前表面。该半导体结构更包括一第二芯片，其配置相邻该第一芯片，并透过一成型材料与该第一芯片隔开，其中该第二芯片包含：一第二衬底，其在该第二衬底的前表面处具有一第二主动区；一第二rdl，其配置于该第二衬底的前表面上方；及一第二bstv，其从该第二衬底的后表面延伸向该第二衬底的前表面。该半导体结构更包括一第三rdl，其连续配置在该第一衬底和该第二衬底的后表面上方，并且透过该第一bstv电连接到该第一rdl及透过该第二bstv电连接到该第二rdl。
2、本发明的另一具体实施例揭示一种用于制造半导体结构的方法。该方法包括数个操作：在邻近该第一衬底的前表面的该第一衬底中形成一蚀刻停止层；在该蚀刻停止层上方的该第一衬底的前表面处形成一主动区；在该第一衬底的前表面上方形成一第一重分布层(rdl)；将该第一rdl接合到一第二衬底；从该第一衬底的后表面减少该第一衬底的厚度，直到露出该蚀刻停止层；从该第一衬底的后表面在该第一衬底中形成一背侧通孔(bstv)；及在该第一衬底的后表面上方形成一第二rdl，其中该第二rdl透过该bstv电连接到该第一rdl。
3、该半导体结构及用于制造所述半导体结构的方法采用一芯片堆栈结构，以在一封装内容纳多个核心芯片。该芯片堆栈结构不仅允许在更小的区域内提供更大的运算能力，而且还能够实现更快的数据共享及/或数据交换。
技术特征：
1.一种半导体结构，其包含：
2.如权利要求1所述的半导体结构，其更包含：
3.如权利要求2所述的半导体结构，其中该第一芯片包括复数个第一bstv，并且该第一芯片的中心区域内的所述第一bstv的每一者透过该第三rdl以电耦接到该连接器。
4.如权利要求1所述的半导体结构，其中该第一芯片为复数个输入/输出(i/o)芯片中的一者，其配置成透过该第一bstv从该第三rdl接收一i/o信号，或配置成透过该第一bstv将一i/o信号发送给该第三rdl，其中该第一bstv位于该第一芯片的外围区域中。
5.如权利要求4所述的半导体结构，其中该第二芯片为复数个处理器芯片的一者，其配置成透过该第二bstv在所述处理器芯片之间传输或处理芯片至芯片信号，其中该第二bstv位于该第二芯片的外围区域中。
6.如权利要求1所述的半导体结构，其中该第三rdl包含：
7.如权利要求1所述的半导体结构，其更包含：
8.如权利要求1所述的半导体结构，其更包含：
9.如权利要求7所述的半导体结构，其更包含：
10.如权利要求7所述的半导体结构，其更包含：
11.如权利要求9所述的半导体结构，其更包含：
12.如权利要求1所述的半导体结构，其中该第一芯片更包含一配置在该第一衬底中的第一电源轨，并且该第一bstv接触该第一电源轨的底部；并且该第二芯片更包含一配置在该第二衬底中的第二电源轨，并且该第二bstv接触该第二电源轨的底部。
13.如权利要求1所述的半导体结构，其中该第一衬底的厚度实质等于该第二衬底的厚度，且该第一衬底或该第二衬底的厚度小于或等于1微米。
14.一种用于制造半导体结构的方法，其包含：
15.如权利要求14所述的方法，其中该蚀刻停止层与该第一衬底的前表面间的距离在0.5微米至2微米的范围内。
16.如权利要求14所述的方法，其中该bstv的深度基本等于或小于1微米。
17.如权利要求14所述的方法，其中该第一rdl至该第二rdl的接合包含：
18.如权利要求17所述的方法，其中该第一rdl至该第二rdl的接合更包含：
19.如权利要求17所述的方法，其中该第一rdl至该第二rdl的接合更包含：
20.如权利要求14所述的方法，其中该第一衬底厚度的减小包含：
技术总结
本发明揭示一种半导体结构，其包括在一重分布层(RDL)上方的复数个芯片。一第一芯片包含：一第一衬底；一第一重分布层(RDL)，其配置在该第一衬底的前表面上方；及一第一背侧通孔(BSTV)，其从该第一衬底的后表面延伸向该第一衬底的前表面。一第二芯片(其邻近该第一芯片并透过一成型材料与该第一芯片隔开)，其包含：一第二衬底；一第二RDL，其配置在该第二衬底的前表面上方；及一第二BSTV，其从该第二衬底的后表面延伸向该第二衬底的前表面。该RDL连续覆盖该第一衬底和该第二衬底的后表面，并且经由该第一和第二BSTV将该第一RDL电连接到该第二RDL。本发明亦提供一种制造该半导体结构的方法。
技术研发人员：邱志威,张峻玮,陈维志,黄哲彦
受保护的技术使用者：序星科技股份有限公司
技术研发日：
技术公布日：2024/9/23