半导体存储器件的制作方法

本公开涉及半导体存储器件，更具体地，涉及包括垂直沟道晶体管(vct)的半导体存储器件。

背景技术：

1、为了满足消费者对高性能和低价格的需求，半导体存储器件的集成度不断提高。就半导体存储器件而言，由于集成度是决定产品价格的重要因素，因此提高集成度尤为重要。

2、就二维或平面半导体存储器件而言，集成度主要由单位存储单元所占据的面积决定，因此在很大程度上受到精细图案形成技术的能力的影响。尽管目前正在使用超昂贵的设备来使半导体器件上的图案小型化，并且二维半导体存储器件的集成度正在提高，但是集成度仍然有限。因此，正在开发包括具有在垂直方向上延伸的沟道的垂直沟道晶体管的半导体存储器件。

技术实现思路

1、本公开的各方面提供了一种具有改进的集成度和电特性的半导体存储器件。

2、然而，本公开的各方面不限于本文所述。通过参考下文对本公开的详细描述，本公开的上述和其他方面对于本公开所属领域的普通技术人员将变得更加明显。

3、根据本公开的一个方面，一种半导体存储器件，所述半导体存储器件包括：外围栅极结构，所述外围栅极结构位于基板上；第一接合焊盘，所述第一接合焊盘位于所述外围栅极结构上；屏蔽导电图案，所述屏蔽导电图案位于所述第一接合焊盘上；第二接合焊盘，所述第二接合焊盘位于所述屏蔽导电图案与所述第一接合焊盘之间，所述第二接合焊盘与所述第一接合焊盘接触；位线，所述位线位于所述屏蔽导电图案上，所述位线在第一方向上延伸；有源图案，所述有源图案位于所述位线上，所述有源图案包括在第二方向上彼此相反的下表面和上表面，以及在所述第一方向上彼此相反的第一侧壁和第二侧壁，所述有源图案的所述下表面连接到所述位线；字线，所述字线位于所述有源图案的所述第一侧壁上，所述字线在第三方向上延伸；以及数据存储图案，所述数据存储图案位于所述有源图案上，所述数据存储图案连接到所述有源图案的所述上表面。

4、根据本公开的另一个方面，一种半导体存储器件，所述半导体存储器件包括：外围栅极结构，所述外围栅极结构位于基板上；下外围连接结构，所述下外围连接结构位于所述外围栅极结构上；屏蔽导电图案，所述屏蔽导电图案位于所述下外围连接结构上，所述屏蔽导电图案包括屏蔽导电板和多个屏蔽导电突起，所述多个屏蔽导电突起在第一方向上从所述屏蔽导电板突出；位线，所述位线位于所述屏蔽导电图案上，其中，所述位线在第二方向上延伸并且连接到所述下外围连接结构；有源图案，所述有源图案位于所述位线上，所述有源图案包括在所述第一方向上彼此相反的下表面和上表面，以及在所述第二方向上彼此相反的第一侧壁和第二侧壁，所述有源图案的所述下表面连接到所述位线；字线，所述字线位于所述有源图案的所述第一侧壁上，其中，所述字线在第三方向上延伸并且连接到所述下外围连接结构；背栅电极，所述背栅电极位于所述有源图案的所述第二侧壁上，所述背栅电极在所述第三方向上延伸；以及数据存储图案，所述数据存储图案位于所述有源图案上，所述数据存储图案连接到所述有源图案的所述上表面。

5、根据本公开的又一个方面，一种半导体存储器件，所述半导体存储器件包括：外围栅极结构，所述外围栅极结构位于基板上；下外围连接结构，所述下外围连接结构位于所述外围栅极结构上；第一下接合焊盘和第二下接合焊盘，所述第一下接合焊盘和所述第二下接合焊盘位于所述下外围连接结构上，所述第一下接合焊盘和所述第二下接合焊盘连接到所述下外围连接结构；第一上接合焊盘和第二上接合焊盘，所述第一上接合焊盘和第二上接合焊盘分别位于所述第一下接合焊盘和所述第二下接合焊盘上；屏蔽导电图案，所述屏蔽导电图案位于所述第一上接合焊盘和所述第二上接合焊盘上，所述屏蔽导电图案包括屏蔽导电板和多个屏蔽导电突起，所述多个屏蔽导电突起中的每一个屏蔽导电突起在第一方向上从所述屏蔽导电板突出并且在第二方向上延伸；位线，所述位线位于在第三方向上彼此相邻的屏蔽导电突起之间，所述位线在所述第二方向上延伸；第一字线，所述第一字线位于所述位线和所述屏蔽导电图案上，所述第一字线在所述第三方向上延伸；第二字线，所述第二字线位于所述位线和所述屏蔽导电图案上，其中，所述第二字线在所述第三方向上延伸并且在所述第二方向上与所述第一字线间隔开；第一上焊盘插塞，所述第一上焊盘插塞将所述位线连接到所述第一上接合焊盘；第二上焊盘插塞，所述第二上焊盘插塞将所述第一字线连接到所述第二上接合焊盘，并且将所述第二字线连接到所述第二上接合焊盘；背栅电极，所述背栅电极位于所述第一字线与所述第二字线之间，所述背栅电极在所述第三方向上延伸；第一有源图案，所述第一有源图案位于所述位线上、位于所述第一字线与所述背栅电极之间；第二有源图案，所述第二有源图案位于所述位线上、位于所述第二字线与所述背栅电极之间；数据存储图案，所述数据存储图案位于所述第一有源图案和所述第二有源图案上，所述数据存储图案连接到所述第一有源图案和所述第二有源图案；上外围连接结构，所述上外围连接结构位于所述数据存储图案上；以及贯通连接通路，所述贯通连接通路将所述下外围连接结构连接到所述上外围连接结构。

技术特征：

1.一种半导体存储器件，所述半导体存储器件包括：

2.根据权利要求1所述的半导体存储器件，其中，所述屏蔽导电图案包括屏蔽导电板和从所述屏蔽导电板突出的屏蔽导电突起。

3.根据权利要求2所述的半导体存储器件，其中，所述屏蔽导电突起朝向所述字线突出。

4.根据权利要求1所述的半导体存储器件，其中，所述屏蔽导电图案包括在所述第二方向上延伸的侧壁，并且

5.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括连接所述第二接合焊盘和所述位线的焊盘插塞，

6.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括将所述第二接合焊盘连接到所述字线的焊盘插塞，

7.根据权利要求6所述的半导体存储器件，其中，所述基板包括单元阵列区域和外围区域，

8.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括位于所述屏蔽导电图案与所述外围栅极结构之间的接合绝缘膜，

9.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括：

10.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括位于所述有源图案的所述第二侧壁上的背栅电极，所述背栅电极在所述第三方向上延伸。

11.根据权利要求1所述的半导体存储器件，其中，所述字线包括在所述第三方向上交替设置的第一部分和第二部分，

12.一种半导体存储器件，所述半导体存储器件包括：

13.根据权利要求12所述的半导体存储器件，其中，所述多个屏蔽导电突起中的每一个屏蔽导电突起在所述第二方向上延伸，并且

14.根据权利要求12所述的半导体存储器件，其中，所述字线设置在所述多个屏蔽导电突起上。

15.根据权利要求12所述的半导体存储器件，所述半导体存储器件还包括：

16.根据权利要求12所述的半导体存储器件，所述半导体存储器件还包括：

17.根据权利要求16所述的半导体存储器件，所述半导体存储器件还包括位于所述屏蔽导电图案上的虚设位线，所述虚设位线在所述第二方向上延伸，

18.根据权利要求12所述的半导体存储器件，所述半导体存储器件还包括：

19.一种半导体存储器件，所述半导体存储器件包括：

20.根据权利要求19所述的半导体存储器件，其中，所述第二上焊盘插塞穿透所述屏蔽导电板。

技术总结
一种半导体存储器件，其包括：在基板上的外围栅极结构；在外围栅极结构上的第一接合焊盘；在第一接合焊盘上的屏蔽导电图案；位于屏蔽导电图案与第一接合焊盘之间并且接触第一接合焊盘的第二接合焊盘；在屏蔽导电图案上沿第一方向延伸的位线；在所述位线上的有源图案，并且该有源图案包括下表面和上表面以及在第一方向上彼此相反的第一侧壁和第二侧壁，该有源图案的下表面连接到位线；位于有源图案的第一侧壁上并且在第三方向上延伸的字线；以及位于有源图案上的数据存储图案，并且该数据存储图案连接到有源图案的上表面。

技术研发人员：崔贤根,朴硕汉,刘宝元,李基硕,韩珍优
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/9/23