管理异步时钟域的时钟触发信号的制作方法

本文公开的技术总体上涉及计算机硬件和设备，并且具体地涉及管理一种设备的时钟信号。

背景技术：

1、利用多个时钟频率的计算设备(通常被称为异构或非对称多处理系统)为同一系统内的不同组件采用不同的时钟速度。在这些配置中，各种处理单元(诸如cpu、图形处理单元和通信设备(诸如通用异步收发器(uart))以及其部件)以针对特定功能优化的不同时钟频率进行操作。这种方法允许系统平衡性能和能量效率，因为某些任务可受益于更高的时钟速度，而其它任务可在更低的频率和降低的功率下实现足够的性能。另外，一些设备(诸如通信设备)利用特定频率来支持标准传输要求或baud速率。

2、然而，尽管计算设备上的不同电路可利用不同的频率，但同步活动的各方面存在困难，诸如使跨不同电路的抖动最小化。当设备的部件能够切换频率(即从低频到高频)以支持各种功能时，问题变得复杂。例如，设备的单元可从高频转变到低频以保留设备的功率资源。

技术实现思路

1、本文公开的各种实施例涉及计算设备的跨多个时钟域的时钟触发信号的管理。在一个实施例中，一种操作时钟系统的方法包括从由时钟系统的第一时钟域中的第一子系统产生的第一时钟触发信号导出基本时钟信号。该方法进一步包括基于基本时钟信号和时钟系统的第二时钟域中的第二子系统的主时钟来生成第二时钟触发信号。该方法还提供将第二时钟触发信号供应给第二时钟域中的第二外围设备。

2、在另一实施例中，一种时钟系统包括同步器电路，该同步器电路被配置成从由时钟系统的第一时钟域中的第一子系统产生的第一时钟触发信号导出基本时钟信号。该同步器电路进一步被配置成基于基本时钟信号和时钟系统的第二时钟域中的第二子系统的主时钟来生成第二时钟触发信号。该时钟系统进一步包括控制电路，该控制电路被配置成将第二时钟触发信号供应给第二时钟域中的第二外围设备。

3、在另一实施例中，一种集成电路包括第一时钟电路，该第一时钟电路被配置成在第一时钟域中产生第一时钟触发信号。该集成电路进一步包括第二时钟电路，该第二时钟电路被配置成从第一时钟触发信号导出基本时钟信号，基于基本时钟信号和第二时钟域的主时钟来生成第二时钟触发信号，并且将第二时钟触发信号供应给第二时钟域中的第二外围设备。

4、提供本
技术实现要素：
是为了以简化形式介绍将在以下具体实施方式中进一步描述的概念的选择。可以理解，本发明内容不旨在识别所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。

技术特征：

1.一种操作时钟系统的方法，其包含：

2.根据权利要求1所述的方法，其进一步包含将所述第一时钟触发信号供应给所述第一时钟域中的第一外围设备，以允许所述第一外围设备在与由所述第一子系统输出到所述第一外围设备的子系统频率不同的频率下操作。

3.根据权利要求2所述的方法，其进一步包含经由无毛刺多路复用器(mux)在至少所述子系统频率和在与所述子系统频率不同的频率下操作的系统频率之间切换所述第二子系统的所述主时钟。

4.根据权利要求3所述的方法，其中所述系统频率为所述子系统频率的至少两倍。

5.根据权利要求1所述的方法，其中所述第二时钟触发信号的持续时间为所述主时钟的至少一个周期。

6.根据权利要求1所述的方法，其中所述基本时钟信号包含所述第一时钟触发信号的经修改的占空比时钟信号。

7.根据权利要求6所述的方法，其中所述主时钟包括在所述基本时钟信号的第二上升沿和所述基本时钟信号的下降沿之间的第一上升沿。

8.一种时钟系统，其包含：

9.根据权利要求8所述的时钟系统，其进一步包含第一时钟电路，所述第一时钟电路耦合到所述同步器电路并被配置成供应所述第一时钟触发信号。

10.根据权利要求9所述的时钟系统，其中所述主时钟基于所述第一子系统的频率或与所述第一子系统的所述频率不同的系统频率。

11.根据权利要求10所述的时钟系统，其中所述系统频率为所述第一子系统的所述频率的至少两倍。

12.根据权利要求8所述的时钟系统，其中所述第二时钟触发信号的宽度等于所述主时钟的周期。

13.根据权利要求8所述的时钟系统，其中所述基本时钟信号包含所述第一时钟触发信号的经修改的占空比时钟信号。

14.根据权利要求13所述的时钟系统，其中所述主时钟包括在所述基本时钟信号的第二上升沿和所述基本时钟信号的下降沿之间的第一上升沿。

15.一种集成电路，其包含：

16.根据权利要求15所述的集成电路，其中所述基本时钟信号包含50-50占空比，并且其中产生所述第二时钟触发信号包含在所述主时钟处对所述50-50占空比进行采样。

17.根据权利要求15所述的集成电路，其中所述主时钟基于所述第一时钟域的频率或与所述第一时钟域的所述频率不同的系统频率。

18.根据权利要求17所述的集成电路，其中所述系统频率为所述第一时钟域的所述频率的至少两倍。

19.根据权利要求17所述的集成电路，其中所述第一时钟电路被配置成产生具有所述第一时钟域的所述频率的第一域时钟信号。

20.根据权利要求15所述的集成电路，其中所述外围设备包含通用异步收发器、i2c设备或串行外围设备接口(spi)设备。

技术总结
本文公开的实施例涉及管理跨时钟域的时钟信号。在一种实施方式中，一种系统(100)被配置成从由时钟系统(100)的第一时钟域中的第一子系统(105)产生的第一时钟触发信号(150)导出基本时钟信号。该系统(100)进一步被配置成基于基本时钟信号和时钟系统(100)的第二时钟域中的第二子系统(106)的主时钟(例如，时钟信号(132))来生成第二时钟触发信号(151)。该系统(100)还被配置成将第二时钟触发信号(151)供应给第二时钟域中的第二外围设备(171)。

技术研发人员：G·A·诺斯,S·苏伦德兰,R·文卡特拉曼
受保护的技术使用者：德克萨斯仪器股份有限公司
技术研发日：
技术公布日：2024/9/23