一种可编程逻辑器件时钟信号布线的方法及装置与流程

1.本发明属于可编程逻辑器件中的eda软件布线领域，尤其是涉及一种可编程逻辑器件时钟信号布线的方法及装置。


背景技术：

2.fpga( field-programmable gate array ,现场可编程门阵列) eda软件通过对硬件电路进行综合映射、装箱、布局后，通过布线技术，将具有特定功能的可编程逻辑簇（clb）中的可编程逻辑单元（le）连接起来，用以实现特定电路的功能。clb(cluster logic block,逻辑簇)，是由多个相同的可编程le组成，常用数量为10。le（logic element,逻辑单元），可以接收数据和控制信号，完成组合逻辑或者寄存逻辑的运算，实现子电路的功能。
3.fpga布线的对象为le的输入、输出端口。输入端口常为目标点，输出端口常为起始点。有些特殊的设计，布线对象为clb上的输入、输出端口。
4.fpga布线常规流程如下：（1）布线预处理阶段：
①
获取place后带有位置坐标的网表文件，根据布线结构特点，构建用户网表文件的数据结构；
②
获取芯片经过结构建模后的文件，根据布线特点，构建芯片的数据结构；（2）布线阶段：将信号依据重要程度排序，重要的信号优先布线。依次对排序后的信号依据路由协商算法，寻找一条最优路径，不考虑资源冲突点（不同的信号使用了相同的点）。（3）布线后检测阶段：当所有信号布线完成，依次对布线路径经过的节点检测，如果有不同的信号共用了相同的点，即为布线不成功，返回流程（2）继续布线，直至布线成功或者超过预设的布线次数仍不成功，退出布线模块。
5.fpga布线是通过使用可编程互联资源实现信号连接和信息传递，通过信号的传递，实现配置资源协同工作，实现用户设计电路功能。fpga内部可编程互联资源，根据实际电路需求，通常主要分为时钟互联资源和非时钟互联资源。这些互联资源，在出厂之前已经完全固定，通用的时钟网络结构为树型，全芯片均匀分布。在实际fpga电路中，时钟信号非常重要，芯片内部所有的同步逻辑都是基于时钟信号运行的。但实际芯片结构中，可供时钟信号使用的可编程互联资源是稀少而珍贵的，信号之间往往需要竞争协商才能取得时钟可编程互联资源的使用权。如果时钟可编程互联资源及时钟信号数量匹配不合理，会造成时钟互联资源的浪费，更有甚者会导致布线失败。传统的fpga时钟信号的数量的设置，是芯片可承受的最大数量的百分比，留有一定余量，是一个经验值。由于无法精确匹配结构支持的数量，常常会引起时钟互联资源数量拥塞，导致布线失败。此种情况下，可以尝试手动减少时钟信号数量，降低时钟互联资源的使用，减少拥塞竞争，提高布线成功率。但是，可能会造成时钟互联资源的浪费，使部分需要使用时钟资源的信号，使用了普通信号，从而降低了电路频率，容易引起电路功能错误。
6.传统的布线流程，时钟信号和非时钟信号作为一个布线集合，需要遍历整个集合进行布线。如果存在由于时钟互联资源不足导致的时钟信号拥塞，则在拆线-重布的过程中，非时钟信号也会被遍历和参与调节，增加了布线模块的编译时间。


技术实现要素：

7.本发明所要解决的技术问题是怎样自动的分配时钟互联资源，减少时钟互联资源的浪费，提高时钟互联资源的使用率和布通率、提高布线模块的编译效率，提出了一种可编程逻辑器件时钟信号布线的方法及装置。
8.为解决上述技术问题，本发明所采用的技术方案是：一种可编程逻辑器件时钟信号布线的方法，包括以下步骤：步骤1：在开始布线前，根据信号的物理连接特性判断是否需要使用时钟互联资源，将信号集分为时钟信号集和非时钟信号集；步骤2：布线时，先对时钟信号集中的信号进行遍历布线，在时钟信号集中的信号迭代布线完成后，再对非时钟信号集中的信号进行布线。
9.进一步地，步骤1之后还包括：步骤1-1：将fpga芯片划分成多个子区域，每个子区域的形状大小根据需要进行划分，根据时钟信号集中时钟信号数量预先给各子区域分配时钟信号数量；步骤1-2：根据各子区域预先分配的时钟信号数量，对各子区域使用时钟互联资源的目标点进行标记，当该子区域的时钟互联资源分配完后，则该子区域未标记的目标点均标记为使用非时钟互联资源目标点；在步骤1-1和步骤1-2基础上，步骤2在布线遍历时钟信号集时，根据目标点上使用时钟互联资源的标记，先对使用时钟互联资源的目标点进行布线，在时钟信号集布线完成后，再对非时钟信号进行布线。
10.进一步地，还包括步骤3：在时钟信号集中的信号每完成一次迭代布线，进行拥塞检查，如果没有拥塞，则时钟信号集布线完成，开始进行非时钟信号布线，如果有拥塞且没超过正常布线拥塞调节最大迭代代数，则进行下一次迭代；如果超过正常布线拥塞调节最大迭代代数且没超过时钟拥塞调整最大迭代次数，则进行时钟拥塞检查，如果为时钟拥塞，则对时钟拥塞点进行时钟互联资源调整，直到没有拥塞再进行非时钟信号布线，如果为非时钟拥塞或超过时钟拥塞调整最大迭代次数，则布线失败。
11.进一步地，步骤1-2中，对各子区域使用时钟互联资源的目标点进行标记的方法是：1）：按照信号连接的重要程度对时钟信号集中的信号进行排序，重要的时钟信号排在前面；2）：遍历时钟信号集，如果时钟信号在某一子区域上有目标点，则使该时钟信号在该子区域的所有目标点都标记为使用时钟互联资源，并使该子区域的时钟信号数量加1；3）：当某一子区域中时钟信号的数量超过该子区域时钟互联可支持的信号数量时，则该子区域未标记使用时钟互联资源的目标点都不再使用时钟信号，标记为使用非时钟互联资源；4）：如果各子区域的时钟信号数量总和超过时钟互联资源可支持的信号数量，或者输入的时钟信号数量总和超过时钟互联资源可支持的最大信号数量，则将时钟信号集中未遍历的信号，均标记为不使用时钟互联资源的信号并从时钟信号集中移出。
12.进一步地，进行拥塞检查或时钟拥塞检查的方法是：遍历已布线的时钟信号集合，对于每一个时钟信号路径上的点进行检查，如果发
现一个点被不同信号使用的次数大于该点的容量，则将该点视为拥塞点，如果该拥塞点是因时钟信号引起的拥塞，则判定为时钟拥塞。
13.进一步地，还包括步骤4：时钟信号集完成布线后，再次遍历时钟信号集，依次判断各信号路径上的点，如果发现一个点被不同信号使用的次数等于该点的容量，将其标记为不可用，在非时钟信号布线阶段时，对于标记为不可用的点，不再进行使用。
14.进一步地，对时钟拥塞点进行时钟互联资源调整的方法是：逆序遍历时钟信号集，依次对时钟信号的目标点进行判定，如果时钟信号的目标点在时钟资源拥塞的子区域范围，则将该时钟信号位于拥塞子区域的目标点均标记为不使用时钟互联资源。
15.进一步地，如果一个时钟信号的所有目标点都被标记为不使用时钟互联资源，则将该信号标记为非时钟互联资源布线，并从时钟信号集中移出。
16.本发明还提供了一种可编程逻辑器件时钟信号布线装置，包括以下模块：信号集划分模块：用于在开始布线前，根据信号的物理连接特性判断是否需要使用时钟互联资源，将信号集分为时钟信号集和非时钟信号集；布线模块：用于在布线时，先对时钟信号集中的信号进行遍历布线，在时钟信号集中的信号迭代布线完成后，再对非时钟信号集中的信号进行布线。
17.进一步地，所述信号划分模块还包括：芯片划分模块：用于将fpga芯片划分成多个子区域，每个子区域的形状大小根据需要进行划分，根据时钟信号集中时钟信号数量预先给各子区域分配时钟信号数量；目标点标记模块：用于根据各子区域预先分配的时钟信号数量，对各子区域使用时钟互联资源的目标点进行标记，当该子区域的时钟互联资源使用完后，则该子区域未标记的目标点均标记为使用非时钟互联资源目标点；在这两个模块的基础上，所述布线模块在布线遍历时钟信号集时，根据目标点上使用时钟互联资源的标记，先对使用时钟互联资源的目标点进行布线，在时钟信号集布线完成后，再对非时钟信号进行布线。
18.采用上述技术方案，本发明具有如下有益效果：本发明提供的一种可编程逻辑器件时钟信号布线的方法及装置，通过使用时钟分治的思想，将信号集合分成时钟信号集合和非时钟信号集合，减少两者之间的耦合性，大大降低布线复杂度，提高布线效率。通过将fpga进行区域划分，然后将时钟互联资源在各子区域进行分配，并依次判断时钟信号在各子区域的数量，如果数量大于预设数量，则不再对其他信号进行分配。经过这样的预处理，则可以先完成时钟信号的布线，量级减少布线的复杂度，提高布线效率。
19.通过程序自动检测布线完成之后，时钟点是否有拥塞；通过自动检查并精确降低拥塞区域使用时钟资源的信号数量，重复执行时钟模块布线直至布通，减少了人为的干预，提高了eda工具自动化水平，提高了时钟互联资源的使用率，提高eda工具布线模块的效率。
附图说明
20.图1为本发明实施例一系统流程图;图2为本发明实施例二系统流程图；
图3为时钟信号布线流程图。
具体实施方式
21.下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
22.实施例一：图1示出了本发明一种可编程逻辑器件时钟信号布线的方法的具体实施例，包括以下步骤：步骤1：在开始布线前，根据信号的物理连接特性判断是否需要使用时钟互联资源，将信号集分为时钟信号集和非时钟信号集。
23.步骤2：布线时，先对时钟信号集中的信号进行遍历布线，在时钟信号集中的信号迭代布线完成后，再对非时钟信号集中的信号进行布线。
24.本实施例中，时钟互联资源可支持的信号数量可以从芯片时钟互联资源的结构建模数据中得出。由于时钟信号非常重要，信号之间往往需要竞争协商才能取得时钟可编程互联资源的使用权。如果时钟可编程互联资源及时钟信号数量匹配不合理，更有甚者会导致布线失败。在传统的布线流程中，将时钟信号与非时钟信号一起布线，当时钟信号存在资源不足引起的布线拥塞时，需要遍历所有信号，一起协商，极大的浪费布线编译时间而且传统的布线模块只有检查拥塞而没有检查时钟拥塞。因此，本技术将时钟信号和非时钟信号分开减少两者之间的耦合性，大大降低布线复杂度，提高布线效率；增加时钟互联资源的拥塞的检查，精准拥塞问题的定位，目标明确的解决问题，提高布线效率。
25.实施例二：本技术为了进一步地提高布线效率，在步骤1之后还包括，如图2所示：步骤1-1：将fpga芯片划分成多个子区域，每个子区域的形状大小根据需要进行划分，根据时钟信号集中时钟信号数量预先给各子区域分配时钟信号数量。
26.本实施例中，划分成多个子区域，并预先设置每个子区域上的时钟信号数量，然后在各个子区域上对时钟信号进行分配。
27.步骤1-2：根据各子区域预先分配的时钟信号数量，对各子区域使用时钟互联资源的目标点进行标记，当该子区域的时钟互联资源使用完后，则该子区域未标记的目标点均标记为使用非时钟互联资源目标点。
28.在步骤1-1和步骤1-2基础上，步骤2在布线遍历时钟信号集时，根据目标点上使用时钟互联资源的标记，先对使用时钟互联资源的目标点进行布线，在时钟信号集布线完成后，再对非时钟信号进行布线。
29.本实施例中，通过对芯片中目标点进行标记，可以预先处理时钟信号间的竞争情况，从而不需要在布线时再对时钟互联资源进行分配，节省了布线复杂度。将芯片划分成子区域，并预先设置每个子区域的时钟信号数量，每个子区域的时钟信号数量也不一定相等，可以根据需要进行设置，依次判断时钟信号在各子区域的数量，如果数量大于预设数量，则不再分配其他时钟信号进来。经过这样的预处理，则可以先完成时钟信号的布线，量级减少布线的复杂度，提高布线效率。
30.本实施例中，对芯片各子区域中目标点进行使用时钟互联资源和非时钟互联资源的标记的方法是：1）：按照信号连接的重要程度对时钟信号集中的信号进行排序，重要的时钟信号排在前面。对信号重要程度排序，使得可以优先对重要的时钟信号进行标记，确保重要的时钟信号在布线时优先布线。
31.2）：遍历时钟信号集，如果时钟信号在某一子区域上有目标点，则使该时钟信号在该子区域的所有目标点都标记为使用时钟互联资源，并使该子区域的时钟信号数量加1。对每个子区域的时钟信号数量进行统计，由于是按重要程度排序的，所以重要的时钟信号已经优先进行了目标点的标记，当某一子区域的时钟信号数量超过预设数量时，则该区域没有标记的目标点不再标记时钟互联资源。通过这种预先标记且按重要程度排序的方式，可以精准确定时钟信号的数量，提高时钟互联资源的使用效率，避免造成时钟互联资源的浪费。
32.3）：当某一子区域中时钟信号的数量超过该子区域时钟互联可支持的信号数量时，则该子区域未标记使用时钟互联资源的目标点都不再使用时钟信号，标记为使用非时钟互联资源。
33.4）：如果各子区域的时钟信号数量总和超过时钟互联资源可支持的信号数量，或者输入的时钟信号数量总和超过时钟互联资源可支持的最大信号数量，则将时钟信号集中未遍历的信号，均标记为不使用时钟互联资源的信号并从时钟信号集中移出。
34.虽然对各子区域预分配了时钟信号数量，并且也分别对各子区域进行时钟信号数量的统计，但是当各子区域的总数量或输入的时钟信号数量超过时钟互联资源可支持的信号数量时，说明时钟信号已经安排完毕，其他的未遍历的时钟信号不再进行遍历，直接调整为非时钟互联资源。
35.本实施例中，在对目标点标记后，布线时，等时钟信号布线完成后，才会对非时钟信号进行布线，避免了当时钟信号存在资源不足引起的布线拥塞时，需要遍历所有信号，一起协商，极大的浪费布线编译时间而且传统的布线模块只有检查拥塞而没有检查时钟拥塞。
36.步骤3：在时钟信号集中的信号每完成一次迭代布线，进行拥塞检查，如果没有拥塞，则时钟信号集布线完成，开始进行非时钟信号布线，如果有拥塞且没超过正常布线拥塞调节最大迭代代数，则进行下一次迭代；如果超过正常布线拥塞调节最大迭代代数且没超过时钟拥塞调整最大迭代次数，则进行时钟拥塞检查，如果为时钟拥塞，则对时钟拥塞点进行时钟互联资源调整，直到没有拥塞再进行非时钟信号布线，如果为非时钟拥塞或超过时钟拥塞调整最大迭代次数，则布线失败。根据经验，一般正常布线拥塞调节最大迭代代数根据结构和实现算法来定，一般在60次以上，时钟拥塞调整最大迭代次数一般5次左右，一般不超过总时钟数量的三分之一。
37.本实施例中，进行拥塞检查或时钟拥塞检查的方法是：遍历已布线的时钟信号集合，对于每一个时钟信号路径上的点进行检查，如果发现一个点被不同信号使用的次数大于该点的容量，则将该点视为拥塞点，如果该拥塞点是因时钟信号引起的拥塞，则判定为时钟拥塞。
38.本实施例中，布线是在一次次迭代过程中进行的，如图3所示，时钟信号正常布线
拥塞迭代调节过程中，在每一次迭代过程中的拥塞，会通过一次次迭代的协商，解决拥塞问题，因此只要不超过正常布线拥塞调节最大迭代代数，只需要检查是否存在拥塞，有拥塞，就继续迭代，没有拥塞，则时钟信号布线完成。如果都已经达到正常布线拥塞调节最大迭代代数，仍存在拥塞，则需要进行时钟拥塞检查，判断拥塞点是否是因为时钟信号引起的拥塞，则需进行时钟互联资源调整，从而在下一次的迭代过程中，不再对调整为非时钟互联资源的目标点进行布线连接，从而可以快速完成时钟信号布线。通过时钟检测及调整，在时钟互联资源拥塞时，可以精确降低时钟互联资源使用，提高时钟互联资源的利用率、提高时序性能、提高编译速度。
39.本实施例中，对时钟拥塞点进行时钟互联资源调整的方法是：逆序遍历时钟信号集，依次对时钟信号的目标点进行判定，如果时钟信号的目标点在时钟资源拥塞的子区域范围，则将该时钟信号位于拥塞子区域的目标点均标记为不使用时钟互联资源。如果存在多个拥塞区域，每次可以调整一个或者多个区域内的时钟信号连接。通过划分的子区域，可以快速找到拥塞点所在位置进而快速进行时钟互联资源调整。
40.逆序遍历，也就是从最不重要的时钟信号开始遍历，依次判断每一个时钟信号目标点所在的子区域，直到找到第一个分布在具有拥塞点的子区域的时钟信号，使该信号所有连向此子区域的目标点，均设置成不使用时钟互联资源的连接。从最不重要的时钟信号开始来减少连接的目标点，达到既能化解拥塞矛盾，又确保重要时钟信号的连接关系的作用。
41.本实施例中，在调整时钟资源时，由于对一些目标点进行重新标记，所以如果一个时钟信号的所有目标点都被标记为不使用时钟互联资源布线，则将该信号标记为非时钟互联资源布线，并从时钟信号集中移出。便于在下一次迭代布线的过程中，减少对该时钟信号的遍历，从而节省遍历时间提高布通效率。
42.步骤4：时钟信号集合完成布线后，再次遍历时钟信号集合，依次判断各信号路径上的点，如果发现一个点被不同信号使用的次数等于该点的容量，将其标记为不可用，在非时钟信号布线阶段时，对于标记为不可用的点，不再进行使用。
43.本实施例通过自动检查并精确降低拥塞区域使用时钟资源的信号数量，重复执行时钟模块布线直至布通，减少了人为的干预，提高了eda工具自动化水平，提高了时钟互联资源的使用率，提高eda工具布线模块的效率。
44.实施例三：本发明还提供了一种可编程逻辑器件时钟信号布线装置，包括以下模块：信号集划分模块：用于在开始布线前，根据信号的物理连接特性判断是否需要使用时钟互联资源，将信号集分为时钟信号集和非时钟信号集；布线模块：用于在布线时，先对时钟信号集中的信号进行遍历布线，在时钟信号集中的信号迭代布线完成后，再对非时钟信号集中的信号进行布线。
45.所述信号划分模块还包括：芯片划分模块：用于将fpga芯片划分成多个子区域，每个子区域的形状大小根据需要进行划分，根据时钟信号集中时钟信号数量预先给各子区域分配时钟信号数量；目标点标记模块：用于根据各子区域预先分配的时钟信号数量，对各子区域使用时钟互联资源的目标点进行标记，当该子区域的时钟互联资源使用完后，则该子区域未标
记的目标点均标记为使用非时钟互联资源目标点；在这两个模块的基础上，所述布线模块在布线遍历时钟信号集时，根据目标点上使用时钟互联资源的标记，先对使用时钟互联资源的目标点进行布线，在时钟信号集布线完成后，再对非时钟信号进行布线。
46.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

技术特征：
1.一种可编程逻辑器件时钟信号布线的方法，其特征在于，包括以下步骤：步骤1：在开始布线前，根据信号的物理连接特性判断是否需要使用时钟互联资源，将信号集分为时钟信号集和非时钟信号集；步骤2：布线时，先对时钟信号集中的信号进行遍历布线，在时钟信号集中的信号迭代布线完成后，再对非时钟信号集中的信号进行布线。2.根据权利要求1所述的方法，其特征在于，步骤1之后还包括：步骤1-1：将fpga芯片划分成多个子区域，每个子区域的形状大小根据需要进行划分，根据时钟信号集中时钟信号数量预先给各子区域分配时钟信号数量；步骤1-2：根据各子区域预先分配的时钟信号数量，对各子区域使用时钟互联资源的目标点进行标记，当该子区域的时钟互联资源分配完后，则该子区域未标记的目标点均标记为使用非时钟互联资源目标点；在步骤1-1和步骤1-2基础上，步骤2在布线遍历时钟信号集时，根据目标点上使用时钟互联资源的标记，先对使用时钟互联资源的目标点进行布线，在时钟信号集布线完成后，再对非时钟信号进行布线。3.根据权利要求2所述的方法，其特征在于，还包括步骤3：在时钟信号集中的信号每完成一次迭代布线，进行拥塞检查，如果没有拥塞，则时钟信号集布线完成，开始进行非时钟信号布线，如果有拥塞且没超过正常布线拥塞调节最大迭代代数，则进行下一次迭代；如果超过正常布线拥塞调节最大迭代代数且没超过时钟拥塞调整最大迭代次数，则进行时钟拥塞检查，如果为时钟拥塞，则对时钟拥塞点进行时钟互联资源调整，直到没有拥塞再进行非时钟信号布线，如果为非时钟拥塞或超过时钟拥塞调整最大迭代次数，则布线失败。4.根据权利要求3所述的方法，其特征在于，步骤1-2中，对各子区域使用时钟互联资源的目标点进行标记的方法是：1）：按照信号连接的重要程度对时钟信号集中的信号进行排序，重要的时钟信号排在前面；2）：遍历时钟信号集，如果时钟信号在某一子区域上有目标点，则使该时钟信号在该子区域的所有目标点都标记为使用时钟互联资源，并使该子区域的时钟信号数量加1；3）：当某一子区域中时钟信号的数量超过该子区域时钟互联可支持的信号数量时，则该子区域未标记使用时钟互联资源的目标点都不再使用时钟信号，标记为使用非时钟互联资源；4）：如果各子区域的时钟信号数量总和超过时钟互联资源可支持的信号数量，或者输入的时钟信号数量总和超过时钟互联资源可支持的最大信号数量，则将时钟信号集中未遍历的信号，均标记为不使用时钟互联资源的信号并从时钟信号集中移出。5.根据权利要求3所述的方法，其特征在于，进行拥塞检查或时钟拥塞检查的方法是：遍历已布线的时钟信号集合，对于每一个时钟信号路径上的点进行检查，如果发现一个点被不同信号使用的次数大于该点的容量，则将该点视为拥塞点，如果该拥塞点是因时钟信号引起的拥塞，则判定为时钟拥塞。6.根据权利要求5所述的方法，其特征在于，还包括步骤4：时钟信号集完成布线后，再次遍历时钟信号集，依次判断各信号路径上的点，如果发现一个点被不同信号使用的次数等于该点的容量，将其标记为不可用，在非时钟信号布线阶段时，对于标记为不可用的点，
不再进行使用。7.根据权利要求3所述的方法，其特征在于，对时钟拥塞点进行时钟互联资源调整的方法是：逆序遍历时钟信号集，依次对时钟信号的目标点进行判定，如果时钟信号的目标点在时钟资源拥塞的子区域范围，则将该时钟信号位于拥塞子区域的目标点均标记为不使用时钟互联资源。8.根据权利要求7所述的方法，其特征在于，如果一个时钟信号的所有目标点都被标记为不使用时钟互联资源，则将该信号标记为非时钟互联资源布线，并从时钟信号集中移出。9.一种可编程逻辑器件时钟信号布线装置，其特征在于，包括以下模块：信号集划分模块：用于在开始布线前，根据信号的物理连接特性判断是否需要使用时钟互联资源，将信号集分为时钟信号集和非时钟信号集；布线模块：用于在布线时，先对时钟信号集中的信号进行遍历布线，在时钟信号集中的信号迭代布线完成后，再对非时钟信号集中的信号进行布线。10.根据权利要求9所述的装置，其特征在于，所述信号划分模块还包括：芯片划分模块：用于将fpga芯片划分成多个子区域，每个子区域的形状大小根据需要进行划分，根据时钟信号集中时钟信号数量预先给各子区域分配时钟信号数量；目标点标记模块：用于根据各子区域预先分配的时钟信号数量，对各子区域使用时钟互联资源的目标点进行标记，当该子区域的时钟互联资源使用完后，则该子区域未标记的目标点均标记为使用非时钟互联资源目标点；在这两个模块的基础上，所述布线模块在布线遍历时钟信号集时，根据目标点上使用时钟互联资源的标记，先对使用时钟互联资源的目标点进行布线，在时钟信号集布线完成后，再对非时钟信号进行布线。

技术总结
本发明提供了一种可编程逻辑器件时钟信号布线的方法及装置，通过使用时钟分治的思想，将信号集合分成时钟信号集合和非时钟信号集合，减少两者之间的耦合性，大大降低布线复杂度，提高布线效率。通过将FPGA进行区域划分，然后将时钟互联资源在各子区域进行分配，并依次判断时钟信号在各子区域的数量，如果数量大于预设数量，则不再对其他信号进行分配。经过这样的预处理，则可以先完成时钟信号的布线，量级减少布线的复杂度，提高布线效率。通过时钟检测及调整装置，在时钟互联资源拥塞时，可以精确降低时钟互联资源使用，提高时钟互联资源的利用率、提高时序性能、提高编译速度。提高编译速度。提高编译速度。


技术研发人员：李玉洁 刘洋
受保护的技术使用者：中科亿海微电子科技（苏州）有限公司
技术研发日：2022.12.13
技术公布日：2023/1/6