一种1553b总线pc104接口板的制作方法
一种1553b总线pc104接口板的制作方法
【技术领域】
[OOOU 本实用新型设及一种1553B总线PC104接口板。
【背景技术】
[0002]PC/104是一种工业计算机总线标准，专口为嵌入式控制而制定的总线标准，电气 和机械规范与其他PC总线完全不同，是一种优化的、小型、堆找式结构的嵌入式控制系统。 与其他PC总线相比PC104采用小尺寸结构，标准模块的机械尺寸是96X90mm，特别应用于 便携式应用。PC104总线还采用堆找式连接，去掉总线背板和插板滑道，总线针"和"孔" 形式层叠连接，即PC104总线模块之间总线的连接是通过上层的针和下层的孔相互咬和相 连，该种层叠封装有极好的抗震性。
[0003] 1553B总线作为军方常用的高可靠性总线，其可靠性、抗震性、可扩展性模块化等 要求与PC104总线相契合，故用PC/104接口总线模块实现1553B总线功能具有很强的实用 性。
[0004] 有鉴于此，特提出本实用新型。 【实用新型内容】
[000引本实用新型的目的在于提供一种1553B总线PC104接口板，包括一FPGA总控制 器，W及分别与FPGA总控制器通信连接的PC104接口和1553B收发控制器组成；FPGA总控 制器中设有PC104接口控制器；
[0006]PC104接口包括PC104接口连接器和电平转换巧片组，二者通过数据总线、地址总 线和控制总线连接；电平转换巧片组通过数据总线、地址总线和控制总线与FPGA总控制器 中PC104接口控制器连接；
[0007] 1553B收发控制器包括1553B收发器和1553B连接器，1553B连接器和1553B收发 器通信连接，1553B收发器和FPGA总控制器通信连接。
[000引优选地，上述1553B总线PC104接口板中，所述电平转换巧片组由4片SN74ALVC164245 巧片组成。
[000引优选地，上述1553B总线PC104接口板中，所述PC104接口连接器由第一连接器和 第二连接器组成，其中第一连接器为64针，包括数据引脚、地址引脚，读写控制信号引脚、 中断请求信号引脚和电源；第二连接器为40针，包括数据引脚，扩展地址引脚和中断请求 信号引脚。
[0010] 采用上述技术方案后，本实用新型具有W下有益效果：
[0011] 本实用新型的1553B总线PC104接口板，采用PC104总线标准，可与PC104总线的 主机板找接在一起，提供符合M比-STD-1553B标准的通信接口，使主机能够连接1553B总线 网络，成为网络中的一个终端，实现分布式实时通信。
【附图说明】
[0012]图1是1553B总线PC104接口板模块总体框图。
[001引图2是PC104接口框图。
[0014]图 3-1、3-2 是PC104 接口信号图。
[0015] 图4是1553B通信控制部分框图。
[0016] 图5是1553B数据存储格式图。
[0017] 图6是1553B总线PC104接口板安装结构图。
【具体实施方式】
[0018] 下面结合附图和具体实施例，对本实用新型作进一步说明，W助于理解本实用新 型的内容。
[0019] 如图1和图2所示，1553B总线PC104接口板，采用标准PC104协议规定板卡结 构，板卡尺寸为96mmX90mm，包括一FPGA总控制器，W及分别与FPGA总控制器通信连接的 PC104接口和1553B收发控制器组成；FPGA总控制器中设有PC104接口控制器，；
[0020] PC104接口包括PC104接口连接器和电平转换巧片组，二者通过数据总线、地址总 线和控制总线连接；电平转换巧片组通过数据总线、地址总线和控制总线与FPGA总控制器 中PC104接口控制器连接；PC104接口信号图如图3;
[0021] 1553B收发控制器包括多个单元，每个单元由依次通信连接的1553B收发器、变压 器和1553B连接器组成。
[0022] PC104接口连接器由第一连接器和第二连接器组成，其中第一连接器64针，主要 包括了低8bit数据总线、2化it地址总线，读写控制信号、中断请求信号和电源。第二连接 器40针，主要包括了高8bit数据总线，扩展地址总线和中断请求信号。
[0023] 电平转换巧片组由4片SN74ALVC164245巧片组成，SN74ALVC164245是TI公司的 5V-3. 3V电平转换器件，实现2组8路电平转换，该巧片可W很好的解决PC104接口 5VTTL 电平与FPGA中3. 3VITL电平不匹配的问题。
[0024]FPGA总控制器中PC104接口控制器是包含在FPGA内部，由VHDL程序完成，主要实 现主机通过PC104对总控制器的读写功能。
[00巧]FPGA总控制器部分是模块的核屯、部分，采用ALTERA公司的可编程逻辑器件EP3巧5F484I7N完成，主要用来实现1553B协议中的远程终端（RT)功能，该部分的组成如图 4所示，其中各模块功能如下：
[002引 a)BC-RT消息处理模块；RT接收BC发出的一个接收命令字及规定数目的数据 字，在核实消息之后发回一个状态字给BC。命令字和数据字W没有字间间隔的连续形式接 收。
[0027]b)RT-BC消息处理模块；RT接收BC发出的一个发送命令字，在核实命令字之后 发回一个状态字给BC，继之W规定数目的数据字。状态字和数据字W没有字间间隔的连续 形式发出。
[002引 C)RT-RT消息处理模块：
[0029] 1.RT作为RT-RT消息的接收端（类似BC-RT消息）
[0030] 2.RT作为RT-RT消息的发送端（类似RT-BC消息）
[00引]d)BC-RT消息处理模块（广播）；RT接收BC发出的一个地址字段为"11111"的 接收命令字及规定数目的数据字，在核实消息之后将状态字中的广播指令接收位置位但不 回送状态字。命令字和数据字W没有字间间隔的连续形式接收。
[00础e)RT-RT消息处理模块（广播）；RT作为RT-RT消息的接收端。
[0033]f)方式代码处理模块；模块实现了"不带数据字的同步"，"发送上一状态字"，"发 送器关闭"，"取消发送器关闭"，"禁止终端标志位"，"取消禁止终端标志位"，"发送矢量字"， "带数据字的同步"，"发送上一指令字"方式代码功能。
[0034] g)方式代码处理模块（广播）；模块实现了"不带数据字的同步"，"发送器关 闭"，"取消发送器关闭"，"禁止终端标志位"，"取消禁止终端标志位"，"带数据字的同步" 广播方式代码功能。
[00巧]方式代码分配表如下：
[0036] 不带数据字的同步（00001) ;RT收到此方式指令后，将时间标签计数器清零，从而 完成1553B总线上设备的同步。
[0037] 发送上一状态字（00010) ;RT收到此指令后，发回该终端收到的上一有效消息中 的状态字。执行该方式代码操作时不更新状态字。
[003引发送器关闭（00100);本指令仅在双余度总线系统中使用。用来使RT关闭与余度 总线相连的发送器。
[0039] 取消发送器关闭（00101);本指令仅在双余度总线系统中使用。用来使远程终端 启动先前已关闭的发送器。
[0040] 禁止终端标志位（00110);本指令将RT中终端标志位强制置为逻辑0。
[0041] 取消禁止终端标志位（00111);本指令用于撤销"禁止终端标志位"的禁止功能。
[0042] 发送矢量字（10000) :RT接收到此方式指令后会回送一个预先设置好的数据字。 [004引带数据字的同步（10001) ;RT收到此方式指令后，将数据字内容写到时间标签计 数器，从而完成总线的同步。
[0044] 发送上一指令字（10010) ;RT收到此方式指令后，将上一有效消息中的指令字作 为消息的数据字回送给BC，执行该方式代码操作时不更新状态字。
[0045] 总控制器中1553B数据存储部分采用FPGA内部存储单元双口RAM实现。数据存 储格式如图5所示。
[0046] 1553B收发控制器负责正确接收和发送符合1553B总线协议格式的命令字、数据 字、状态字。
[0047] 1553B收发控制器部分是与1553B收发器化i-1573)进行数据通信的部分，该部分 的接口信号如表1所示：
[004引 表1 1553B收发控制器接口表
[0049]
[0050] 数据发送；1553B信号采用曼彻斯特II型双向编码，速率为IMbit/s，所W每一位 由0. 5US高电平和0. 5US低电平组成。1553B收发控制器采用2MHz时钟对数据字或状态字 进行发送；
[0051] 数据接收；接收滤波和接收采样为关键步骤。
[0052] 接收滤波采用40MHz时钟连续两次对接收信号进行采样，若采样值不同，则认为 接收信号中存在毛刺，并将其滤除掉(此方法可滤除掉信号中小于25ns的毛刺)。
[0053] 接收采样采用40MHz时钟对滤波后的信号进行采样，计数器在时钟上升沿进行+1 计数，若接收信号发生变化或计数器值等于19时计数器清零，当计数器等于15时采下的接 收数据认为是有效数据，并予W接收。
[0054] 产品安装：该1553B总线PC104接口板采用标准PC104协议规定板卡结构，板卡尺 寸为96mmX90mm，安装结构图如图6。
[0055] W上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技 术人员来说，在不脱离本实用新型原理的前提下，还可W做出若干改进和润饰，该些改进和 润饰也应视为本实用新型的保护范围。
【主权项】
1. 一种1553B总线PC104接口板，其特征在于，包括一 FPGA总控制器，以及分别与FPGA 总控制器通信连接的PC104接口和1553B收发控制器；FPGA总控制器中设有PC104接口控 制器； PC104接口包括PC104接口连接器和电平转换芯片组，二者通过数据总线、地址总线 和控制总线连接；电平转换芯片组通过数据总线、地址总线和控制总线与FPGA总控制器中 PC104接口控制器连接； 1553B收发控制器包括1553B收发器和1553B连接器，1553B连接器和1553B收发器通 信连接，1553B收发器和FPGA总控制器通信连接。2. 根据权利要求1所述的1553B总线PC104接口板，其特征在于，所述电平转换芯片组 由4片SN74ALVC164245芯片组成。3. 根据权利要求1所述的1553B总线PC104接口板，其特征在于，所述PC104接口连接 器由第一连接器和第二连接器组成，其中第一连接器为64针，包括数据引脚、地址引脚，读 写控制信号引脚、中断请求信号引脚和电源；第二连接器为40针，包括数据引脚，扩展地址 引脚和中断请求信号引脚。
【专利摘要】本实用新型公开了一种1553B总线PC104接口板，包括一FPGA总控制器，以及PC104接口和1553B收发控制器；FPGA总控制器中设有PC104接口控制器；PC104接口包括PC104接口连接器和电平转换芯片组，二者通过数据总线、地址总线和控制总线连接；电平转换芯片组通过数据总线、地址总线和控制总线与FPGA总控制器中PC104接口控制器连接；1553B收发控制器包括1553B收发器和1553B连接器，1553B连接器和1553B收发器通信连接，1553B收发器和FPGA总控制器通信连接。该接口板使主机能够连接1553B总线网络，成为网络中的一个终端，实现分布式实时通信。
【IPC分类】G06F13/40
【公开号】CN204695304
【申请号】CN201520375972
【发明人】刘晨, 杨雨, 陈哲, 韩子壬
【申请人】北京浩正泰吉科技有限公司
【公开日】2015年10月7日
【申请日】2015年6月3日
【技术领域】
[OOOU 本实用新型设及一种1553B总线PC104接口板。
【背景技术】
[0002]PC/104是一种工业计算机总线标准，专口为嵌入式控制而制定的总线标准，电气 和机械规范与其他PC总线完全不同，是一种优化的、小型、堆找式结构的嵌入式控制系统。 与其他PC总线相比PC104采用小尺寸结构，标准模块的机械尺寸是96X90mm，特别应用于 便携式应用。PC104总线还采用堆找式连接，去掉总线背板和插板滑道，总线针"和"孔" 形式层叠连接，即PC104总线模块之间总线的连接是通过上层的针和下层的孔相互咬和相 连，该种层叠封装有极好的抗震性。
[0003] 1553B总线作为军方常用的高可靠性总线，其可靠性、抗震性、可扩展性模块化等 要求与PC104总线相契合，故用PC/104接口总线模块实现1553B总线功能具有很强的实用 性。
[0004] 有鉴于此，特提出本实用新型。 【实用新型内容】
[000引本实用新型的目的在于提供一种1553B总线PC104接口板，包括一FPGA总控制 器，W及分别与FPGA总控制器通信连接的PC104接口和1553B收发控制器组成；FPGA总控 制器中设有PC104接口控制器；
[0006]PC104接口包括PC104接口连接器和电平转换巧片组，二者通过数据总线、地址总 线和控制总线连接；电平转换巧片组通过数据总线、地址总线和控制总线与FPGA总控制器 中PC104接口控制器连接；
[0007] 1553B收发控制器包括1553B收发器和1553B连接器，1553B连接器和1553B收发 器通信连接，1553B收发器和FPGA总控制器通信连接。
[000引优选地，上述1553B总线PC104接口板中，所述电平转换巧片组由4片SN74ALVC164245 巧片组成。
[000引优选地，上述1553B总线PC104接口板中，所述PC104接口连接器由第一连接器和 第二连接器组成，其中第一连接器为64针，包括数据引脚、地址引脚，读写控制信号引脚、 中断请求信号引脚和电源；第二连接器为40针，包括数据引脚，扩展地址引脚和中断请求 信号引脚。
[0010] 采用上述技术方案后，本实用新型具有W下有益效果：
[0011] 本实用新型的1553B总线PC104接口板，采用PC104总线标准，可与PC104总线的 主机板找接在一起，提供符合M比-STD-1553B标准的通信接口，使主机能够连接1553B总线 网络，成为网络中的一个终端，实现分布式实时通信。
【附图说明】
[0012]图1是1553B总线PC104接口板模块总体框图。
[001引图2是PC104接口框图。
[0014]图 3-1、3-2 是PC104 接口信号图。
[0015] 图4是1553B通信控制部分框图。
[0016] 图5是1553B数据存储格式图。
[0017] 图6是1553B总线PC104接口板安装结构图。
【具体实施方式】
[0018] 下面结合附图和具体实施例，对本实用新型作进一步说明，W助于理解本实用新 型的内容。
[0019] 如图1和图2所示，1553B总线PC104接口板，采用标准PC104协议规定板卡结 构，板卡尺寸为96mmX90mm，包括一FPGA总控制器，W及分别与FPGA总控制器通信连接的 PC104接口和1553B收发控制器组成；FPGA总控制器中设有PC104接口控制器，；
[0020] PC104接口包括PC104接口连接器和电平转换巧片组，二者通过数据总线、地址总 线和控制总线连接；电平转换巧片组通过数据总线、地址总线和控制总线与FPGA总控制器 中PC104接口控制器连接；PC104接口信号图如图3;
[0021] 1553B收发控制器包括多个单元，每个单元由依次通信连接的1553B收发器、变压 器和1553B连接器组成。
[0022] PC104接口连接器由第一连接器和第二连接器组成，其中第一连接器64针，主要 包括了低8bit数据总线、2化it地址总线，读写控制信号、中断请求信号和电源。第二连接 器40针，主要包括了高8bit数据总线，扩展地址总线和中断请求信号。
[0023] 电平转换巧片组由4片SN74ALVC164245巧片组成，SN74ALVC164245是TI公司的 5V-3. 3V电平转换器件，实现2组8路电平转换，该巧片可W很好的解决PC104接口 5VTTL 电平与FPGA中3. 3VITL电平不匹配的问题。
[0024]FPGA总控制器中PC104接口控制器是包含在FPGA内部，由VHDL程序完成，主要实 现主机通过PC104对总控制器的读写功能。
[00巧]FPGA总控制器部分是模块的核屯、部分，采用ALTERA公司的可编程逻辑器件EP3巧5F484I7N完成，主要用来实现1553B协议中的远程终端（RT)功能，该部分的组成如图 4所示，其中各模块功能如下：
[002引 a)BC-RT消息处理模块；RT接收BC发出的一个接收命令字及规定数目的数据 字，在核实消息之后发回一个状态字给BC。命令字和数据字W没有字间间隔的连续形式接 收。
[0027]b)RT-BC消息处理模块；RT接收BC发出的一个发送命令字，在核实命令字之后 发回一个状态字给BC，继之W规定数目的数据字。状态字和数据字W没有字间间隔的连续 形式发出。
[002引 C)RT-RT消息处理模块：
[0029] 1.RT作为RT-RT消息的接收端（类似BC-RT消息）
[0030] 2.RT作为RT-RT消息的发送端（类似RT-BC消息）
[00引]d)BC-RT消息处理模块（广播）；RT接收BC发出的一个地址字段为"11111"的 接收命令字及规定数目的数据字，在核实消息之后将状态字中的广播指令接收位置位但不 回送状态字。命令字和数据字W没有字间间隔的连续形式接收。
[00础e)RT-RT消息处理模块（广播）；RT作为RT-RT消息的接收端。
[0033]f)方式代码处理模块；模块实现了"不带数据字的同步"，"发送上一状态字"，"发 送器关闭"，"取消发送器关闭"，"禁止终端标志位"，"取消禁止终端标志位"，"发送矢量字"， "带数据字的同步"，"发送上一指令字"方式代码功能。
[0034] g)方式代码处理模块（广播）；模块实现了"不带数据字的同步"，"发送器关 闭"，"取消发送器关闭"，"禁止终端标志位"，"取消禁止终端标志位"，"带数据字的同步" 广播方式代码功能。
[00巧]方式代码分配表如下：
[0036] 不带数据字的同步（00001) ;RT收到此方式指令后，将时间标签计数器清零，从而 完成1553B总线上设备的同步。
[0037] 发送上一状态字（00010) ;RT收到此指令后，发回该终端收到的上一有效消息中 的状态字。执行该方式代码操作时不更新状态字。
[003引发送器关闭（00100);本指令仅在双余度总线系统中使用。用来使RT关闭与余度 总线相连的发送器。
[0039] 取消发送器关闭（00101);本指令仅在双余度总线系统中使用。用来使远程终端 启动先前已关闭的发送器。
[0040] 禁止终端标志位（00110);本指令将RT中终端标志位强制置为逻辑0。
[0041] 取消禁止终端标志位（00111);本指令用于撤销"禁止终端标志位"的禁止功能。
[0042] 发送矢量字（10000) :RT接收到此方式指令后会回送一个预先设置好的数据字。 [004引带数据字的同步（10001) ;RT收到此方式指令后，将数据字内容写到时间标签计 数器，从而完成总线的同步。
[0044] 发送上一指令字（10010) ;RT收到此方式指令后，将上一有效消息中的指令字作 为消息的数据字回送给BC，执行该方式代码操作时不更新状态字。
[0045] 总控制器中1553B数据存储部分采用FPGA内部存储单元双口RAM实现。数据存 储格式如图5所示。
[0046] 1553B收发控制器负责正确接收和发送符合1553B总线协议格式的命令字、数据 字、状态字。
[0047] 1553B收发控制器部分是与1553B收发器化i-1573)进行数据通信的部分，该部分 的接口信号如表1所示：
[004引 表1 1553B收发控制器接口表
[0049]
[0050] 数据发送；1553B信号采用曼彻斯特II型双向编码，速率为IMbit/s，所W每一位 由0. 5US高电平和0. 5US低电平组成。1553B收发控制器采用2MHz时钟对数据字或状态字 进行发送；
[0051] 数据接收；接收滤波和接收采样为关键步骤。
[0052] 接收滤波采用40MHz时钟连续两次对接收信号进行采样，若采样值不同，则认为 接收信号中存在毛刺，并将其滤除掉(此方法可滤除掉信号中小于25ns的毛刺)。
[0053] 接收采样采用40MHz时钟对滤波后的信号进行采样，计数器在时钟上升沿进行+1 计数，若接收信号发生变化或计数器值等于19时计数器清零，当计数器等于15时采下的接 收数据认为是有效数据，并予W接收。
[0054] 产品安装：该1553B总线PC104接口板采用标准PC104协议规定板卡结构，板卡尺 寸为96mmX90mm，安装结构图如图6。
[0055] W上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技 术人员来说，在不脱离本实用新型原理的前提下，还可W做出若干改进和润饰，该些改进和 润饰也应视为本实用新型的保护范围。
【主权项】
1. 一种1553B总线PC104接口板，其特征在于，包括一 FPGA总控制器，以及分别与FPGA 总控制器通信连接的PC104接口和1553B收发控制器；FPGA总控制器中设有PC104接口控 制器； PC104接口包括PC104接口连接器和电平转换芯片组，二者通过数据总线、地址总线 和控制总线连接；电平转换芯片组通过数据总线、地址总线和控制总线与FPGA总控制器中 PC104接口控制器连接； 1553B收发控制器包括1553B收发器和1553B连接器，1553B连接器和1553B收发器通 信连接，1553B收发器和FPGA总控制器通信连接。2. 根据权利要求1所述的1553B总线PC104接口板，其特征在于，所述电平转换芯片组 由4片SN74ALVC164245芯片组成。3. 根据权利要求1所述的1553B总线PC104接口板，其特征在于，所述PC104接口连接 器由第一连接器和第二连接器组成，其中第一连接器为64针，包括数据引脚、地址引脚，读 写控制信号引脚、中断请求信号引脚和电源；第二连接器为40针，包括数据引脚，扩展地址 引脚和中断请求信号引脚。
【专利摘要】本实用新型公开了一种1553B总线PC104接口板，包括一FPGA总控制器，以及PC104接口和1553B收发控制器；FPGA总控制器中设有PC104接口控制器；PC104接口包括PC104接口连接器和电平转换芯片组，二者通过数据总线、地址总线和控制总线连接；电平转换芯片组通过数据总线、地址总线和控制总线与FPGA总控制器中PC104接口控制器连接；1553B收发控制器包括1553B收发器和1553B连接器，1553B连接器和1553B收发器通信连接，1553B收发器和FPGA总控制器通信连接。该接口板使主机能够连接1553B总线网络，成为网络中的一个终端，实现分布式实时通信。
【IPC分类】G06F13/40
【公开号】CN204695304
【申请号】CN201520375972
【发明人】刘晨, 杨雨, 陈哲, 韩子壬
【申请人】北京浩正泰吉科技有限公司
【公开日】2015年10月7日
【申请日】2015年6月3日
最新回复(0)