一种能够节约核心控制器端口资源的多路视频采集电路的制作方法
一种能够节约核心控制器端口资源的多路视频采集电路的制作方法
【技术领域】
[0001]本实用新型涉及一种视频采集电路，具体是一种能够节约核心控制器端口资源并且简化核心控制器软件设计的视频采集电路，属于视频采集处理技术领域。
【背景技术】
[0002]随着多媒体技术的发展，数据量庞大成了视频处理的一个突出问题；在图像帧率及分辨率要求比较高的场合，仅用专用的视频压缩芯片或通用的高性能数字信号处理芯片(DSP)，均无法获得令人满意的效果。为此，人们提出了多种解决方案，其中比较有代表性的方案有两种:一种是在中央控制器的调度下，两片或多片视频处理芯片并行对视频数据进行处理。另一种是整个视频处理系统由视频采集子系统和视频压缩子系统共同完成视频处理。
[0003]视频采集子系统通常采用数字信号处理器为核心控制器进行设计，数字信号处理器通常具有高速的运算性能和丰富的外围接口，非常适合视频应用系统使用，通常的数据处理过程是:CCD摄像头将光信号转化为模拟视频信号，视频解码器将模拟视频信号转换为PAL制的数字视频信号，通过核心控制器(通常由数字信号处理器实现)将数字信号暂存到片外SRAM中，从而图像压缩子系统才能将暂存的视频数据读出并进行压缩处理。
[0004]而在实际工程中往往还存在多路视频输入的应用需求，也即是一片核心控制器要控制多片视频解码器，对于此类应用需求，现有技术中广泛采用的技术方案是:各个CXD摄像头的输出端分别与各个频解码芯片的模拟视频信号输入口相连接，各个视频解码芯片的数字视频信号输出口均与核心控制器的数据输入口相连接，核心控制器的数据输出口与外部存储器的输入口相连接。现有技术的以上技术方案存在以下明显缺陷:(I)由于每一路视频输入都会占用核心控制器的一个数据输入口，当输入视频路数较多时便会大大浪费核心控制器端口资源；(2)在核心控制器(例如由DSP芯片实现)软件设计中，必须专门设计一个模块用于实现:一片核心控制器带多路视频，即带有多片解码芯片的情况时，打开指定的一块SAA7113H芯片，这又增加了核心控制器的软件设计复杂度。
【实用新型内容】
[0005]针对现有技术存在的上述不足，本实用新型的目的是:怎样提供一种节约视频采集系统核心控制器端口资源，简化核心控制器软件设计，并且便于调试的多路视频采集电路。
[0006]为了实现上述目的，本实用新型采用了以下的技术方案。
[0007]一种能够节约核心控制器端口资源的多路视频采集电路，其特征在于:包括单片机、N片视频解码芯片，数字信号处理器和数控选通模块；所述视频解码芯片为SAA7113H芯片；数控选通模块的输入端口个数均为M个，其中M多N ;
[0008]所述N片视频解码芯片的模拟视频信号输入口 VIN与N个CCD摄像头的输出端分别对应相连接；
[0009]第1、2、3…N视频解码芯片的数字视频信号输出口 VOUT与数控选通模块的第1、2、3...Ν输入端对应连接；数控选通模块的输出端与数字信号处理器的数据输入口 VP2相连接；数控选通模块的数控选通端与单片机的输出口相连接；数字信号处理器的数据输出口与存储器的输入口相连接。
[0010]进一步的，所述视频解码芯片的时钟端SCL与单片机的输入输出口相连接，视频解码芯片的数据端SDA与单片机的输入输出口相连接。
[0011]相比现有技术，本实用新型具有如下优点:
[0012]本实用新型中，利用数控选通模块和单片机相互配合对多路视频输入，也即是对多块视频解码芯片的数字视频信号输出进行轮流选通，这样虽然增加了单片机和数控选通模块两块芯片，但是却节约了核心控制器宝贵的端口资源，与现有技术中多块视频解码芯片的数字视频信号输出全部由核心控制器接收并且通过在核心控制器软件设计中添加专门的选择函数模块的技术方案相比，本实用新型具有节约视频采集系统核心控制器端口资源，简化核心控制器软件设计，并且便于调试的优点。
【附图说明】
[0013]图1为本实用新型的电路结构图；
【具体实施方式】
[0014]下面结合附图和【具体实施方式】对本实用新型作进一步详细说明。
[0015]如图1所示，一种能够节约核心控制器端口资源的多路视频采集电路，包括单片机、N片视频解码芯片，数字信号处理器和数控选通模块。
[0016]视频解码芯片为SAA7113H芯片；
[0017]数字信号处理器作为视频采集电路的核心控制器，具体可采用DM64，该型号DSP专门用于多媒体视音频应用，具有高速的运算性能和丰富的外围接口，例如多通道视频口、以太网口等。
[0018]数控选通模块可以采用CPLD芯片实现；在CPLD芯片内部数字逻辑设计数据位宽可调的多路数据选择器即可实现，例如将其设计为8输入的数据选择器，则需要据有Α、Β和C三个二进制数控选通端，三位二进制信号可以选通8通道中的一个通道，连接该输入端至输出。
[0019]其中SAA7113H芯片和数字信号处理器作为采集视频信号的主要器件，单片机和数控选通模块为实现多路视频分别选通的硬件基础。
[0020]本实用新型的电路连接关系如下:
[0021]N片视频解码芯片的模拟视频信号输入口 VIN与N个CCD摄像头的输出端分别对应相连接，也即是每个CCD摄像头的输出信号分别送往一片视频解码芯片进行处理。
[0022]第1、2、3…N视频解码芯片的数字视频信号输出口 VOUT与数控选通模块的第1、2、3…N输入端对应连接；Ν的数量通常不超过8，因此一片⑶4051芯片就可以实现对8路以下的视频输入的选通采集。
[0023]数控选通模块的输出端与数字信号处理器的数据输入口 VP2相连接；数控选通模块的数控选通端与单片机的输出口相连接。
[0024]数字信号处理器的数据输出口与存储器的输入口相连接。
[0025]此外，视频解码芯片的时钟端SCL与单片机的输入输出口相连接，视频解码芯片的数据端SDA与单片机的输入输出口相连接，这主要是用于对视频解码芯片SAA7113H芯片进行配置。具体的可采用单片机的两位普通并行输入输出口实现，例如，采用单片机的引脚Pl.0和Pl.1模拟I2C的SDA、SCL,按照I2C协议的时序进行配置。
[0026]本实用新型的工作原理是:
[0027]本实用新型的单路视频的数据处理过程是:CCD摄像头将光信号转化为模拟视频信号，视频解码器将模拟视频信号转换为PAL制的数字视频信号，通过核心控制器(通常由数字信号处理器实现)将数字信号暂存到片外SRAM中，从而图像压缩子系统才能将暂存的视频数据读出并进行压缩处理。
[0028]每路视频是这样实现分别选通的:单片机向数控选通模块的A、B和C三个二进制数控选通端均输入选通信号000时，数控选通模块的第2输入端便与数控选通模块输出端连通，那么第I视频解码芯片的数字视频信号输出便送入数字信号处理器的数据输入口VP2，后续处理如前段单路视频的数据处理过程所述，此处不再赘述。以此类推当单片机向数控选通模块的A、B和C三个二进制数控选通端均输入选通信号001时，数控选通模块的第2输入端便与数控选通模块输出端连通，直至当单片机向数控选通模块的A、B和C三个二进制数控选通端均输入选通信号111时:数控选通模块的第8输入端便与数控选通模块输出端连通。也即是每路视频解码器输出的PAL制的数字视频信号被分时段轮流送入数字信号处理器进行处理。
[0029]视频解码芯片被配置的工作过程如下:
[0030]单片机的引脚Pl.0和Pl.1模拟I2C的SDA、SCL，按照I2C协议的时序对SAA7113H芯片进行配置；根据实际需要单片机可设置SAA7113H芯片的相关功能，如配置芯片的寄存器、复位芯片、使能芯片、改变芯片模式等。当然如果具有8路视频输入便会耗费单片机2个并口(16个引脚)的硬件资源，但是单片机在本实用新型中不承担核心处理任务。
[0031]此外，关于工作时钟，作如下介绍，SAA7113H芯片的时钟由一片24.576MHz的晶振提供，产生内部所需的LLC信号及其二分频信号LLC2。其中LLC2信号用于同步整个图像采集系统，一个LLC2周期采集一个象素的图像数据。
[0032]最后说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。
【主权项】
1.一种能够节约核心控制器端口资源的多路视频采集电路，其特征在于:包括单片机、N片视频解码芯片，数字信号处理器和数控选通模块；所述视频解码芯片为SAA7113H芯片；数控选通模块的输入端口个数均为M个，其中M多N ; 所述N片视频解码芯片的模拟视频信号输入口 VIN与N个CCD摄像头的输出端分别对应相连接； 第1、2、3...N视频解码芯片的数字视频信号输出口 VOUT与数控选通模块的第1、2、3...N输入端对应连接；数控选通模块的输出端与数字信号处理器的数据输入口 VP2相连接；数控选通模块的数控选通端与单片机的输出口相连接；数字信号处理器的数据输出口与存储器的输入口相连接。2.根据权利要求1所述的一种能够节约核心控制器端口资源的多路视频采集电路，其特征在于，所述视频解码芯片的时钟端SCL与单片机的输入输出口相连接，视频解码芯片的数据端SDA与单片机的输入输出口相连接。
【专利摘要】本实用新型公开了一种能够节约核心控制器端口资源的多路视频采集电路，包括单片机、N片视频解码芯片，数字信号处理器和数控选通模块；数控选通模块的输入端口个数均为M个，其中M≥N；N片视频解码芯片的模拟视频信号输入口VIN与N个CCD摄像头的输出端分别对应相连接；第1、2、3...N视频解码芯片的数字视频信号输出口VOUT与数控选通模块的第1、2、3...N输入端对应连接；数控选通模块的输出端与数字信号处理器的数据输入口VP2相连接；数控选通模块的数控选通端与单片机的输出口相连接。本实用新型具有节约视频采集系统核心控制器端口资源，简化核心控制器软件设计，并且便于调试的优点。
【IPC分类】H04N5/232
【公开号】CN204652528
【申请号】CN201520299959
【发明人】张仕海, 胡燏, 赵艳铃, 李毅, 赵勇
【申请人】乐山职业技术学院
【公开日】2015年9月16日
【申请日】2015年5月4日
【技术领域】
[0001]本实用新型涉及一种视频采集电路，具体是一种能够节约核心控制器端口资源并且简化核心控制器软件设计的视频采集电路，属于视频采集处理技术领域。
【背景技术】
[0002]随着多媒体技术的发展，数据量庞大成了视频处理的一个突出问题；在图像帧率及分辨率要求比较高的场合，仅用专用的视频压缩芯片或通用的高性能数字信号处理芯片(DSP)，均无法获得令人满意的效果。为此，人们提出了多种解决方案，其中比较有代表性的方案有两种:一种是在中央控制器的调度下，两片或多片视频处理芯片并行对视频数据进行处理。另一种是整个视频处理系统由视频采集子系统和视频压缩子系统共同完成视频处理。
[0003]视频采集子系统通常采用数字信号处理器为核心控制器进行设计，数字信号处理器通常具有高速的运算性能和丰富的外围接口，非常适合视频应用系统使用，通常的数据处理过程是:CCD摄像头将光信号转化为模拟视频信号，视频解码器将模拟视频信号转换为PAL制的数字视频信号，通过核心控制器(通常由数字信号处理器实现)将数字信号暂存到片外SRAM中，从而图像压缩子系统才能将暂存的视频数据读出并进行压缩处理。
[0004]而在实际工程中往往还存在多路视频输入的应用需求，也即是一片核心控制器要控制多片视频解码器，对于此类应用需求，现有技术中广泛采用的技术方案是:各个CXD摄像头的输出端分别与各个频解码芯片的模拟视频信号输入口相连接，各个视频解码芯片的数字视频信号输出口均与核心控制器的数据输入口相连接，核心控制器的数据输出口与外部存储器的输入口相连接。现有技术的以上技术方案存在以下明显缺陷:(I)由于每一路视频输入都会占用核心控制器的一个数据输入口，当输入视频路数较多时便会大大浪费核心控制器端口资源；(2)在核心控制器(例如由DSP芯片实现)软件设计中，必须专门设计一个模块用于实现:一片核心控制器带多路视频，即带有多片解码芯片的情况时，打开指定的一块SAA7113H芯片，这又增加了核心控制器的软件设计复杂度。
【实用新型内容】
[0005]针对现有技术存在的上述不足，本实用新型的目的是:怎样提供一种节约视频采集系统核心控制器端口资源，简化核心控制器软件设计，并且便于调试的多路视频采集电路。
[0006]为了实现上述目的，本实用新型采用了以下的技术方案。
[0007]一种能够节约核心控制器端口资源的多路视频采集电路，其特征在于:包括单片机、N片视频解码芯片，数字信号处理器和数控选通模块；所述视频解码芯片为SAA7113H芯片；数控选通模块的输入端口个数均为M个，其中M多N ;
[0008]所述N片视频解码芯片的模拟视频信号输入口 VIN与N个CCD摄像头的输出端分别对应相连接；
[0009]第1、2、3…N视频解码芯片的数字视频信号输出口 VOUT与数控选通模块的第1、2、3...Ν输入端对应连接；数控选通模块的输出端与数字信号处理器的数据输入口 VP2相连接；数控选通模块的数控选通端与单片机的输出口相连接；数字信号处理器的数据输出口与存储器的输入口相连接。
[0010]进一步的，所述视频解码芯片的时钟端SCL与单片机的输入输出口相连接，视频解码芯片的数据端SDA与单片机的输入输出口相连接。
[0011]相比现有技术，本实用新型具有如下优点:
[0012]本实用新型中，利用数控选通模块和单片机相互配合对多路视频输入，也即是对多块视频解码芯片的数字视频信号输出进行轮流选通，这样虽然增加了单片机和数控选通模块两块芯片，但是却节约了核心控制器宝贵的端口资源，与现有技术中多块视频解码芯片的数字视频信号输出全部由核心控制器接收并且通过在核心控制器软件设计中添加专门的选择函数模块的技术方案相比，本实用新型具有节约视频采集系统核心控制器端口资源，简化核心控制器软件设计，并且便于调试的优点。
【附图说明】
[0013]图1为本实用新型的电路结构图；
【具体实施方式】
[0014]下面结合附图和【具体实施方式】对本实用新型作进一步详细说明。
[0015]如图1所示，一种能够节约核心控制器端口资源的多路视频采集电路，包括单片机、N片视频解码芯片，数字信号处理器和数控选通模块。
[0016]视频解码芯片为SAA7113H芯片；
[0017]数字信号处理器作为视频采集电路的核心控制器，具体可采用DM64，该型号DSP专门用于多媒体视音频应用，具有高速的运算性能和丰富的外围接口，例如多通道视频口、以太网口等。
[0018]数控选通模块可以采用CPLD芯片实现；在CPLD芯片内部数字逻辑设计数据位宽可调的多路数据选择器即可实现，例如将其设计为8输入的数据选择器，则需要据有Α、Β和C三个二进制数控选通端，三位二进制信号可以选通8通道中的一个通道，连接该输入端至输出。
[0019]其中SAA7113H芯片和数字信号处理器作为采集视频信号的主要器件，单片机和数控选通模块为实现多路视频分别选通的硬件基础。
[0020]本实用新型的电路连接关系如下:
[0021]N片视频解码芯片的模拟视频信号输入口 VIN与N个CCD摄像头的输出端分别对应相连接，也即是每个CCD摄像头的输出信号分别送往一片视频解码芯片进行处理。
[0022]第1、2、3…N视频解码芯片的数字视频信号输出口 VOUT与数控选通模块的第1、2、3…N输入端对应连接；Ν的数量通常不超过8，因此一片⑶4051芯片就可以实现对8路以下的视频输入的选通采集。
[0023]数控选通模块的输出端与数字信号处理器的数据输入口 VP2相连接；数控选通模块的数控选通端与单片机的输出口相连接。
[0024]数字信号处理器的数据输出口与存储器的输入口相连接。
[0025]此外，视频解码芯片的时钟端SCL与单片机的输入输出口相连接，视频解码芯片的数据端SDA与单片机的输入输出口相连接，这主要是用于对视频解码芯片SAA7113H芯片进行配置。具体的可采用单片机的两位普通并行输入输出口实现，例如，采用单片机的引脚Pl.0和Pl.1模拟I2C的SDA、SCL,按照I2C协议的时序进行配置。
[0026]本实用新型的工作原理是:
[0027]本实用新型的单路视频的数据处理过程是:CCD摄像头将光信号转化为模拟视频信号，视频解码器将模拟视频信号转换为PAL制的数字视频信号，通过核心控制器(通常由数字信号处理器实现)将数字信号暂存到片外SRAM中，从而图像压缩子系统才能将暂存的视频数据读出并进行压缩处理。
[0028]每路视频是这样实现分别选通的:单片机向数控选通模块的A、B和C三个二进制数控选通端均输入选通信号000时，数控选通模块的第2输入端便与数控选通模块输出端连通，那么第I视频解码芯片的数字视频信号输出便送入数字信号处理器的数据输入口VP2，后续处理如前段单路视频的数据处理过程所述，此处不再赘述。以此类推当单片机向数控选通模块的A、B和C三个二进制数控选通端均输入选通信号001时，数控选通模块的第2输入端便与数控选通模块输出端连通，直至当单片机向数控选通模块的A、B和C三个二进制数控选通端均输入选通信号111时:数控选通模块的第8输入端便与数控选通模块输出端连通。也即是每路视频解码器输出的PAL制的数字视频信号被分时段轮流送入数字信号处理器进行处理。
[0029]视频解码芯片被配置的工作过程如下:
[0030]单片机的引脚Pl.0和Pl.1模拟I2C的SDA、SCL，按照I2C协议的时序对SAA7113H芯片进行配置；根据实际需要单片机可设置SAA7113H芯片的相关功能，如配置芯片的寄存器、复位芯片、使能芯片、改变芯片模式等。当然如果具有8路视频输入便会耗费单片机2个并口(16个引脚)的硬件资源，但是单片机在本实用新型中不承担核心处理任务。
[0031]此外，关于工作时钟，作如下介绍，SAA7113H芯片的时钟由一片24.576MHz的晶振提供，产生内部所需的LLC信号及其二分频信号LLC2。其中LLC2信号用于同步整个图像采集系统，一个LLC2周期采集一个象素的图像数据。
[0032]最后说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。
【主权项】
1.一种能够节约核心控制器端口资源的多路视频采集电路，其特征在于:包括单片机、N片视频解码芯片，数字信号处理器和数控选通模块；所述视频解码芯片为SAA7113H芯片；数控选通模块的输入端口个数均为M个，其中M多N ; 所述N片视频解码芯片的模拟视频信号输入口 VIN与N个CCD摄像头的输出端分别对应相连接； 第1、2、3...N视频解码芯片的数字视频信号输出口 VOUT与数控选通模块的第1、2、3...N输入端对应连接；数控选通模块的输出端与数字信号处理器的数据输入口 VP2相连接；数控选通模块的数控选通端与单片机的输出口相连接；数字信号处理器的数据输出口与存储器的输入口相连接。2.根据权利要求1所述的一种能够节约核心控制器端口资源的多路视频采集电路，其特征在于，所述视频解码芯片的时钟端SCL与单片机的输入输出口相连接，视频解码芯片的数据端SDA与单片机的输入输出口相连接。
【专利摘要】本实用新型公开了一种能够节约核心控制器端口资源的多路视频采集电路，包括单片机、N片视频解码芯片，数字信号处理器和数控选通模块；数控选通模块的输入端口个数均为M个，其中M≥N；N片视频解码芯片的模拟视频信号输入口VIN与N个CCD摄像头的输出端分别对应相连接；第1、2、3...N视频解码芯片的数字视频信号输出口VOUT与数控选通模块的第1、2、3...N输入端对应连接；数控选通模块的输出端与数字信号处理器的数据输入口VP2相连接；数控选通模块的数控选通端与单片机的输出口相连接。本实用新型具有节约视频采集系统核心控制器端口资源，简化核心控制器软件设计，并且便于调试的优点。
【IPC分类】H04N5/232
【公开号】CN204652528
【申请号】CN201520299959
【发明人】张仕海, 胡燏, 赵艳铃, 李毅, 赵勇
【申请人】乐山职业技术学院
【公开日】2015年9月16日
【申请日】2015年5月4日
最新回复(0)