阵列基板、显示面板以及显示装置的制造方法
阵列基板、显示面板以及显示装置的制造方法
【技术领域】
[0001]本发明至少一实施例涉及一种阵列基板、显示面板以及显示装置。
【背景技术】
[0002]随着液晶显示技术的发展，薄膜晶体管液晶显示器(Thin Film TransistorLiquid Crystal Display，TFT_LCD)广泛地应用在各个领域。TFT-LCD中，通过控制液晶分子的偏转，从而实现对光线强弱的控制，然后通过彩膜层的滤光作用，实现彩色图像显示。
[0003]通常，TFT-LCD以及其他电子产品具有多层结构。在制造过程中，构成多层结构的每一层一般采用沉积工艺或溅射工艺形成，然后在其上形成光刻胶，利用掩模版对光刻胶进行图案化，再以图案化的光刻胶为掩膜进行刻蚀得到图案化的膜层。在半导体器件中由于衬底基板上的半导体器件的各层的图案尺寸和图案密度不同而存在着某些工艺偏差。
[0004]TFT-LCD包括面内开关(In-Plane Switching，IPS)模式和高级超维场(Advanced-Super Dimens1nal Switching，ADS)模式。在IPS模式和ADS中，通过像素电极或公共电极边缘所产生的平行电场以及像素电极与公共电极间产生的纵向电场形成多维电场，使液晶盒内像素电极和公共电极之间、像素电极或公共电极正上方所有取向液晶分子都能够产生旋转转换。
【发明内容】
[0005]本发明至少一实施例提供一种阵列基板、显示面板以及显示装置。该阵列基板通过对液晶模式的像素电极和公共电极及其排列进行改善，使得对关键尺寸偏差(CD bias)和重叠余量(overlay margin)等工艺偏差的容忍度提高，从而可实现显示亮度的均一"性。
[0006]本发明至少一实施例提供一种阵列基板，包括衬底基板和设置在所述衬底基板上的多条栅线、多条数据线和多个子像素；
[0007]所述子像素内设置相互绝缘的第一电极和第二电极，所述第一电极包括多个第一电极条，所述第二电极包括多个第二电极条，所述多个第一电极条之间电连接，所述多个第二电极条之间电连接；
[0008]所述多个第一电极条和所述多个第二电极条在所述衬底基板上的投影中，其中一个所述第二电极条的投影和与其在第一方向上相邻的所述第一电极条的投影在平行于第一方向上的距离为S1;所述第二电极条的投影和与其在所述第一方向的相反方向上相邻的所述第一电极条的投影在平行于第一方向上的距离为S2，所述第一方向为沿所述数据线的一个延伸方向，或者，所述第一方向为沿所述栅线的一个延伸方向；
[0009]所述多个子像素包括第一畴和第二畴，所述第一畴和所述第二畴位于同一子像素中或位于不同的子像素中，所述第一畴包括S1大于S2的部分，所述第二畴包括S1小于S2的部分。
[0010]例如，在本发明一实施例提供的阵列基板中，所述第一畴中所述第一电极条和所述第二电极条的延伸方向相同，所述第二畴中所述第一电极条和所述第二电极条的延伸方向相同，所述第一畴和所述第二畴中的电极条的延伸方向相同或不同。
[0011 ]例如，在本发明一实施例提供的阵列基板中，所述第一畴的电极条的延伸方向和所述第二畴的电极条的延伸方向的夹角大于等于零度且小于90度。
[0012]例如，在本发明一实施例提供的阵列基板中，所述第一畴还包括S1小于S2的部分，所述第二畴还包括S1大于S2的部分。
[0013]例如，在本发明一实施例提供的阵列基板中，所述第一畴和所述第二畴位于同一子像素中，所述子像素还包括与所述第一畴呈镜像对称的第三畴以及与所述第二畴呈镜像对称的第四畴。
[0014]例如，在本发明一实施例提供的阵列基板中，所述第一畴和所述第二畴位于不同的子像素中，所述第一畴位于第一子像素中，所述第二畴位于第二子像素中，所述阵列基板还包括与所述第一子像素呈镜像对称的第三子像素和与所述第二子像素呈镜像对称的第四子像素。
[0015]例如，在本发明一实施例提供的阵列基板中，所述第一畴和所述第二畴中，所述S1大于S2的部分的面积等于所述S1小于S2的部分的面积。
[0016]例如，在本发明一实施例提供的阵列基板中，0.035 S1-S2|/|S1+S2 <0.3。
[0017]例如，在本发明一实施例提供的阵列基板中，0.4μπι< S1-S2 <0.6μπι。
[0018]例如，在本发明一实施例提供的阵列基板中，所述第一电极为公共电极，所述第二电极为像素电极，或者，所述第一电极为像素电极，所述第二电极为公共电极。
[0019]例如，在本发明一实施例提供的阵列基板中，所述第一电极和所述第二电极异层设置或者同层设置。
[0020]例如，在本发明一实施例提供的阵列基板中，所述第一电极和所述第二电极均为透明导电电极。
[0021]例如，在本发明一实施例提供的阵列基板中，所述多个第二电极条在所述衬底基板上的投影和所述多个第一电极条在所述衬底基板上的投影间隔且交替地排列。
[0022]本发明至少一实施例还提供一种显示面板，包括上述任一阵列基板。
[0023]本发明至少一实施例还提供一种显示装置，包括上述任一显示面板。
【附图说明】
[0024]为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
[0025]图la为一种阵列基板的平面示意图；
[0026]图lb为图la中虚线框A所示区域示意图；
[0027]图lc为图lb中沿B-B’向剖面示意图；
[0028]图1d为图lb中沿C-C’向剖面示意图；
[0029]图2为本发明实施例一提供的一种阵列基板的平面示意图；
[0030]图3为图2中沿B-B’向的剖面示意图；
[0031]图4为图2中沿C-C’向的剖面示意图；
[0032]图5为本发明实施例一提供的一种阵列基板的电极关键尺寸偏差与液晶效率的关系不意图；
[0033]图6为本发明实施例一提供的一种阵列基板的电极偏移偏差与液晶效率的关系示意图；
[0034]图7为本发明实施例一提供的另一种阵列基板的平面示意图；
[0035]图8为本发明实施例二提供的一种阵列基板的平面示意图；
[0036]图9为本发明实施例二提供的另一种阵列基板的平面示意图；
[0037]图10为本发明实施例二提供的另一种阵列基板的平面示意图；
[0038]图11为一种阵列基板剖面示意图。
[0039]附图标记:
[0040]101-衬底基板;102-栅线；103-过孔;104-薄膜晶体管；1041-栅极；1042-栅极绝缘层；1043-有源层(半导体层)；1044-漏极；1045-源极；105-像素电极；1050-像素电极的电极条；106-数据线；107-第一电极；1070-第一电极条；108-第二电极；1080-第二电极条；109-公共电极；1090-公共电极的电极条；1101-第一畴；1102-第二畴；1103-第三畴；1104-第四畴;01-子像素;011-第一子像素;012-第二子像素;013-第三子像素;014-第四子像素；131-第一绝缘层;132-第二绝缘层;010-S1大于S2的部分;020-S1小于S2的部分。
【具体实施方式】
[0041]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0042]除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0043]例如，在IPS模式和ADS中，像素电极和/或公共电极可包括多个电极条，对于多个电极条主要是关键尺寸偏差(CD bias)以及掩模的重叠余量(overlay margin)的控制。因像素电极和/或公共电极工艺上的偏差会导致各个像素的透过率不同，从而使得整个面板亮度不均一。
[0044]图la是一种阵列基板的平面示意图，阵列基板包括多条栅线102和多条数据线106。例如，多条栅线102相互平行且沿横向延伸，多条数据线106相互平行且沿竖 向延伸，多条栅线102和多条数据线106相互交叉，横向和竖向相互垂直。
[0045]例如，多条栅线102和多条数据线106相互绝缘，多条栅线102所在的层和多条数据线106所在的层之间可设置绝缘层。以下各实施例可与此相同。
[0046]例如，如图la所示，多条栅线102和多条数据线106相互交叉限定多个子像素01，每个子像素01内设置一个像素电极105，像素电极105由开关元件控制开与关，开关元件例如为薄膜晶体管104。
[0047]需要说明的是，子像素01可以由多条栅线102和多条数据线106限定而得，但不限于此。一个子像素01例如包括一条栅线、一条数据线、一个像素电极和一个开关元件。子像素01为阵列基板中最小的用以进行显示的单元。
[0048]图1b是图1 a中虚线框A所示的俯视示意图。如图1 b所示，该阵列基板包括衬底基板101，互相交叉设置在衬底基板101上的栅线102和数据线106，以及设置在衬底基板101上且由栅线102驱动的薄膜晶体管104，设置在由栅线102和数据线106限定的区域内的像素电极105与公共电极109。薄膜晶体管104包括栅极1041、有源层(半导体层)1043、漏极1044和源极1045，数据线106与源极1045电性连接，像素电极105与漏极1044电性连接。例如，像素电极105与公共电极109可均为狭缝状的电极，并且像素电极105设置在公共电极109所在的层之上。像素电极105包括多个电极条1050(请参见图lb和图1d)，公共电极109包括多个电极条1090(请参见图lb和图1d)。例如，在同一畴内，多个像素电极条1050在衬底基板101上的投影和多个公共电极条1090在衬底基板101上的投影间隔且交替地排列。多个像素电极条1050和多个公共电极条1090在衬底基板101上的投影中，其中一个像素电极条1050的投影和与其在第一方向上相邻的公共电极条1090的投影在平行于第一方向上的距离为S1;该像素电极条1050的投影和与其在与第一方向相反的方向上(在第一方向的相反方向上)相邻的公共电极条1090的投影在平行于第一方向上的距离为S2，例如，第一方向为沿数据线的一个延伸方向。如图lb所示，数据线沿两个方向延伸，第一方向为数据线两个延伸方向中的一个延伸方向。数据线的另一个延伸方向与第一方向的夹角为180°。
[0049]图lc为图lb中沿B-B’向剖面示意图。图lc中示出了栅极绝缘层1042，第一绝缘层131以及第二绝缘层132。例如，栅极绝缘层1042、第一绝缘层和第二绝缘层的材料包括选自氮化硅(SiNx)，氧化硅(S1x)，氮氧化硅(SiNxOy)中的一种或多种，但不限于此。在图lc中，像素电极105与公共电极109异层设置。本公开中，像素电极105与公共电极109也可同层设置，在此不作限定。
[0050]图1d为图lb中沿C-C’向剖面示意图。如图1d所示，通常S1和S2设置为相等，S1 = S2的情况可记为情况1 (case 1)。由于制造工艺过程中产生的关键尺寸偏差(CD bias)以及掩膜偏移误差等不良，实际制造出来的阵列基板中S1在S2，从而导致像素电极105与公共电极109之间形成的电场不均一，从而导致整个显示面板亮度不均一。
[0051]本发明至少一实施例提供一种阵列基板、显示面板以及显示装置。该阵列基板包括衬底基板和设置在衬底基板上的多条栅线、多条数据线和多个子像素。
[0052]子像素内设置相互绝缘的第一电极和第二电极，第一电极包括多个第一电极条，第二电极包括多个第二电极条，多个第一电极条之间电连接，多个第二电极条之间电连接。
[0053]多个第一电极条和多个第二电极条在衬底基板上的投影中，其中一个第二电极条的投影和与其在第一方向上相邻的第一电极条的投影在平行于第一方向上的距离为S1;该第二电极条的投影和与其在与第一方向相反的方向上相邻的第一电极条的投影在平行于第一方向上的距离为S2，第一方向为沿数据线的一个延伸方向，或者，第一方向为沿栅线的一个延伸方向。
[0054]多个子像素包括第一畴和第二畴，第一畴和第二畴位于同一子像素中或位于不同的子像素中，第一畴包括S1大于S2的部分，第二畴包括S1小于S2的部分。
[0055]该阵列基板通过对第一电极和第二电极(像素电极和公共电极)及其排布的设计，在存在工艺偏差的情况下，通过第一畴和第二畴的光透光率的补偿，使得通过相邻的子像素或一个子像素内不同区域的光可以通过相互补偿来达到光强均一的效果，从而使采用该阵列基板的整个显示面板的子像素的光通过率均匀，提高产品质量和画面品质。
[0056]下面通过几个实施例进行说明。以下各实施例以第一方向为沿数据线的一个延伸方向为例进行说明。第一方向亦可为沿栅线的一个延伸方向，对此不作限定。第一方向为沿栅线的一个延伸方向的情况下，以下各实施例中的各个畴的倾斜方向可能需要顺时针或逆时针旋转90度。
[0057]实施例一
[0058]本实施例提供一种阵列基板。如图2所示，该阵列基板包括衬底基板101和设置在衬底基板101上的多条栅线102、多条数据线106和多个子像素01。
[0059]子像素01内设置相互绝缘的第一电极107和第二电极108，第一电极107包括多个第一电极条1070，第二电极108包括多个第二电极条1080，多个第一电极条1070之间电连接，多个第二电极条1080之间电连接。
[0060]多个第一电极条1070和多个第二电极条1080在衬底基板101上的投影中，其中一个第二电极条1080的投影和与其在第一方向上相邻的第一电极条1070的投影在平行于第一方向上的距离为S1;该第二电极条1080的投影和与其在与第一方向相反的方向上相邻的第一电极条1070的投影在平行于第一方向上的距离为S2，第一方向为沿数据线106的一个延伸方向。
[0061]例如，S1指的是一个第二电极条和与其在第一方向上相邻的第一电极条之间的狭缝(缝隙)在衬底基板上的投影中在平行于第一方向上的长度。例如，S2指的是该第二电极条和与其在与第一方向相反的方向上相邻的第一电极条之间的狭缝(缝隙)在衬底基板上的投影中在平行于第一方向上的的长度。
[0062]子像素01包括第一畴1101和第二畴1102，第一畴1101和第二畴1102位于同一子像素01中，第一畴1101包括S1大于S2的部分010，第二畴1102包括S1小于S2的部分020 JDS2的情况可记为情况2(case2)，S1〈S2的情况可记为情况3(case3)。
[0063]例如，在同一畴内，多个第二电极条1080在衬底基板101上的投影和多个第一电极条1070在衬底基板101上的投影间隔且交替地排列。以下各实施例可与此相同。
[0064]需要说明的是，附图中所示的S1小于S2的部分与S1大于S2的部分的排列顺序并不构成本发明的限制，可根据实际需要进行设置。
[0065]图3和图4分别示出了图2中B-B’向剖视图和C-C ’向剖视图，即图3和图4分别对应情况2(Case2)和情况3(Case3)。
[0066]图5是在关键尺寸偏差(CDbias)在±0.5μπι的范围内电极关键尺寸偏差(CDbias)和液晶效率的关系图。如图5所示，情况1 (Casel)为通常技术中SI = S2情况下的电极关键尺寸偏差(CD bias)和液晶效率的关系曲线。情况2(Case2)为S1>S2情况下的电极关键尺寸偏差(CD bias)和液晶效率的关系曲线。情况3(Case3)为S1〈S2情况下的电极关键尺寸偏差(CD bias)和液晶效率的关系曲线。情况2(Case2)和情况3(Case3)的曲线相叠加得到电极关键尺寸偏差(CD bias)和液晶效率的关系平均值曲线(Ave.)。不难发现，该平均值曲线(Ave.)在关键尺寸偏差(⑶bias)在±0.5μπι的范围内较通常技术中情况l(Casel)的曲线斜率较小，表明其整体的液晶效率变化小于通常技术。也就是说，在关键尺寸偏差(CDbias)在±0.5μπι的范围内，其整体光透过率变化小于通常技术，光透过率的均一性有了明显的提尚。
[0067]图6是在电极偏移偏差(shift bias)在±0.5μπι的范围内电极偏移偏差(shiftbias)和液晶效率的关系图。如图6所示，情况1 (Casel)为通常技术中S1 = S2情况下的电极偏移偏差(shift bias)和液晶效率的关系曲线。情况2(Case2)为S1>S2情况下的电极偏移偏差(shift bias)和液晶效率的关系曲线。情况3(Case3)为S1〈S2情况下的电极偏移偏差(shift bias)和液晶效率的关系曲线。情况2(Case2)和情况3(Case3)的曲线相叠加得到电极偏移偏差(shift bias)和液晶效率的关系平均值曲线(Ave-all)。不难发现，该平均值曲线(Ave-all)在电极偏移偏差(shift bias)在± 0.5μπι的范围内较通常技术中情况1(casel)的整体的液晶效率变化小于通常技术，也就是说，在电极偏移偏差(shift bias)在土0.5μπι的范围内，其液晶效率变化小于通常技术，并且其变化也在95 %上下。也就是说，在没有明显降低透过 率的前提下，其整体光透过率变化小于通常技术，光透过率的均一性有了明显的提尚。
[0068]在本实施例提供的阵列基板中，子像素01包含第一畴1101以及第二畴1102，并且第一畴1101包含S1大于S2的部分010，第二畴1102包含S1小于S2的部分020。在第一畴1101中S1大于S2，第二畴1102中S1小于S2，第一畴1101和第二畴1102的S1和S2设计为不相同，且第一畴包括S1大于S2的部分，第二畴包括S1小于S2的部分，由于实际制造工艺中关键尺寸偏差(CD bias)和电极偏移偏差(shift bias)等工艺偏差的影响，第一畴1101和第二畴1102的|S1-S2|必然会有一个增加，有一个减少，从而表现为第一畴1101和第二畴1102中有一个透过率会增加，另一个透过率会减小。结合上述的图5和图6，透过第一畴1101和透过第二畴1102的光可以通过叠加来相互补偿，使得最终得到的整个子像素01的光透过率在一定的偏差范围内具有较好的均一性，从而使得包含该阵列基板的显示面板的光透过率在一定的偏差范围内具有较好的均一性，提高了产品质量。
[0069]在本实施例提供的阵列基板中，同一子像素01内包括第一畴和第二畴，透光率的补偿作用是在每个子像素内部进行的，因此，本实施例提供的阵列基板不论用于显示什么颜色或者灰度都能提供较均一的光透过率。并且，结合图5和图6可知，本实施例提供的阵列基板对于关键尺寸偏差(CD bias)和重叠余量(overlay margin)等工艺偏差的容忍度较高，在不同批次的产品之间，也能保持较好的均一性。
[0070]例如，在本实施例的一个示例中，第一畴中第一电极条和第二电极条的延伸方向相同，第二畴中第一电极条和第二电极条的延伸方向相同，第一畴和第二畴中的电极条的延伸方向可以相同，也可以不同。图2中以第一畴和第二畴中的电极条的延伸方向不同为例进行说明。本实施例提供的阵列基板通过在一个子像素内设置电极条的延伸方向不同的畴，可达到抑制灰阶反转和色偏的效果，进一步提高了产品品质。以下各实施例可与此相同。
[0071]例如，在本实施例的一个示例中，第一畴的电极条的延伸方向和第二畴的电极条的延伸方向的夹角大于等于零度小于等于90度(0度-90度)。例如，因电极条向两个方向延伸，故第一畴的电极条的延伸方向和第二畴的电极条的延伸方向的夹角均大于等于零度小于等于90度。例如，在第一畴的电极条的延伸方向与数据线或者栅线中的一个的延伸方向相同的情况下，第二畴的电极条的延伸方向与第一畴的电极条的延伸方向的夹角可大于等于零度小于90度。例如，在第一畴的电极条的延伸方向与数据线和栅线的延伸方向不相同的情况下，第二畴的电极条的延伸方向与第一畴的电极条的延伸方向的夹角可大于等于零度小于等于90度。在一些示例中，该夹角可以在大于等于零度小于90度、0度-60度的范围内、0度-45度的范围内或0度-30度的范围内。如此设置，可使得第一畴和第二畴具有补偿效果，使得光透过率均一性得以改善。以下各实施例可与此相同。
[0072]例如，在本实施例的一个示例中，第一畴还可以包括S1小于S2的部分，第二畴还可以包括S1大于S2的部分，本发明对此不作限定。如此设置，每个子像素单元内的畴内部通过上述的补偿效应达到了较高均一性的光透过率，然后不同畴再通过互补作用抑制灰阶反转和色偏，进一步提高了产品品质。以下各实施例可与此相同。
[0073]例如，在本实施例的一个示例中，第一畴1101和第二畴1102位于同一子像素中，如图7所示，该子像素还可以包括与第一畴1101呈镜像对称的第三畴1103以及与第二畴1102呈镜像对称的第四畴1104。本示例提供的阵列基板中，在同一子像素中设置了电极条的延伸方向夹角大于0度小于90度的两个畴以及分别与该两个畴成镜像对称的另外两个畴，同一子像素中米字形的畴结构可达到抑制灰阶反转和色偏的效果，进一步提高了产品品质，使得同一子像素中光的补偿效果得到增强。例如，在图7所示的子像素01中，第一畴1101的电极条的延伸方向和第二畴1102的电极条的延伸方向的夹角大于0度小于90度。
[0074]例如，该衬底基板101可以为玻璃基板、石英基板、或其他基板。以下各实施例可与此相同。
[0075]例如，该栅极102和/或数据线106的材料包括选自铝，铝合金，铜，铜合金，钼，以及钼铝合金中的一种或多种。以下各实施例可与此相同。
[0076]例如，该薄膜晶体管104可以为氧化物薄膜晶体管、非晶硅薄膜晶体管、或多晶硅薄膜晶体管等。以下各实施例可与此相同。
[0077]例如，第一畴1101中S1大于S2的部分的面积等于第二畴1102中S1小于S2的部分的面积。例如，在整个阵列基板中，S1大于S2的部分的面积的总和等于S1小于S2的部分的面积的总和。需要说明的是，当S1大于S2的部分的面积的总和等于S1小于S2的部分的面积的总和时，情况2(Case2)与情况3(Case3)的电极关键尺寸偏差(CD bias)和液晶效率的关系曲线和/或电极偏移偏差(shift bias)和液晶效率的关系曲线可以均匀地叠加，互相补偿的效果较好，可得到较高的光透过率均一性。
[0078]例如，S1和S2的关系满足以下的关系式:0.03 < | S1-S2 | / | S1+S2 | <0.3(S1与S2的差值的绝对值与S1与S2之和的比值大于等于0.03小于等于0.3)。以下各实施例可与此相同。
[0079]例如，当第一电极条1070的宽度为2.1±0.3μπι，第二电极条1080的宽度为3.1土
0.5μ??，S1为1.2 ±0.3μπι时，控制0.03 < | S1-S2 | / | S1+S2 | < 0.3能够具有更好的补偿效果。当I S1-S2 I / I S1+S2 I的值小于0.03时，第一畴1101和第二畴1102的补偿效果降低，接近情况1 (Casel)的情况；当| S1-S2 | / | S1+S2 |大于0.3时，考虑到工艺的偏差，容易出现第一电极107和第二电极108重叠的问题。
[0080]例如，在本实施例提供的阵列基板中，当第一电极条1070的宽度为2.1±0.3μπι，第二电极条1080的宽度为3.1±0.54111，51为1.2±0.34111时，0.4411^ |S1_S2| <0.6μπι。以下各实施例可与此相同。
[0081 ]例如，第一电极107为公共电极，第二电极108为像素电极;或者，第一电极107为像素电极，第二电极108为公共电极。以下各实施例可与此相同。
[0082]例如，第二电极108设置在第一电极107上。但其设置方式并不限于此，第一电极107和第二电极108可同层设置或异层设置，并且多个第一电极条1070和第二电极条1080之间相互绝缘设置，以下各实施例可与此相同。
[0083]例如，第一电极107和第二电极108均为透明导电电极，例如ΙΤ0电极，但并不限于此，以下各实施例可与此相同。例如，第一电极107和/或第二电极108也可根据实际需要设置为不透明导电电极，本发明对此不作限定。
[0084]实施例二
[0085]本实施例中，与实施例一不同的是，第一畴1101和第二畴1102位于不同的子像素中，如图8所示，第一畴1101位于第一子像素011中，第二畴1102位于第二子像素012中。
[0086]例如，如图8所示，第一子像素011中的第一畴1101和第二子像素012中的第二畴1102的倾斜方向可以相同，但不限于此，例如，第一子像素011中的第一畴1101和第二子像素012中的第二畴1102的倾斜方向也可以不同，如图9所示。图9所示的第一子像素011中的第一畴1101和第二子像素012中的第二畴1102的倾斜方向(电极条的延伸方向)的夹角大于0度小于90度。
[0087]本实施例提供的阵列基板在关键尺寸偏差(⑶bias)在±0.5μπι的范围内，其整体光透过率变化亦小于通常技术，光透过率的均一性亦有明显的提高。
[0088]本实施例提供的阵列基板在电极偏移偏差(shiftbias)在±0.5μπι的范围内，其液晶效率变化亦小于通常技术，并且其变化也在95%上下。也就是说，在没有明显降低透过率的前提下，其整体光透过率变化小于现有技术，光透过率的均一性有了明显的提高。
[0089]在本实施例提供的阵列基板中，由于第一子像素011和第二子像素012的S1和S2设计为不相同，且第一子像素011中的第一畴包括S1大于S2的部分，第二子像素012中的第二畴包括S1小于S2的部分；由于实际制造工艺中关键尺寸偏差(CD bias)和电极偏移偏差(shift bias)等工艺偏差的影响，第一子像素011和第二子像素012的|S1-S2|必然会有一个增加，有一个减少，从而表现为第一子像素011和第二子像素012有一个透过率会增加，另一个透过率会减小；结合上述的图5和图6，透过第一子像素011和第二子像素012的光可以通过叠加来相互补偿，使得最终得到的整个第一子像素011和第二子像素012的光透过率在一定的偏差范围内具有较好的均一性，提高了产品品质。
[0090]需要说明的是，当第一子像素011和第二子像素012 用于显示同一种颜色且同样的灰度时，互相补偿的效果较好，可得到较高的光透过率均一性。
[0091]在本实施例的一个示例中，在图9所示阵列基板的基础上，该阵列基板还包括与第一子像素011呈镜像对称的第三子像素013和与第二子像素012呈镜像对称的第四子像素014，如图10所示。本示例提供的阵列基板中，在相邻的四个子像素中设置了电极条的延伸方向不同的四个畴(相邻的四个子像素中可能包括电极条的延伸方向相同的两个畴，在此不作限定)，可达到抑制灰阶反转和色偏的效果，进一步提高了产品品质。
[0092]需要说明的是，在本发明上述各实施例中，以第一电极107和第二电极108之间设置有第一绝缘层131和第二绝缘层132为例进行说明，但不限于此。例如，第一电极107和第二电极108之间可只设置有一层绝缘层。
[0093]并且，本发明各实施例适用的阵列基板的剖视图并不限于图lc中所示，图lc只是示意性的予以说明，以利理解阵列基板的大体结构，并不限定本发明。例如，在图lc剖视图的基础上，还可以不设置第一绝缘层131，并且漏极1044与公共电极109不交叠(在衬底基板上的投影不重合)，公共电极109和像素电极105之间只设置一层绝缘层。例如，还可以设置有机绝缘层，设置有机绝缘层的情况下，阵列基板的剖视图可如图11所示，图11中，标号131可代表有机绝缘层，有机绝缘层的材料例如包括树脂。例如，有机绝缘层的材料包括亚克力树脂或聚酰亚胺树脂。
[0094]例如，实施例一和二中的阵列基板可采用如下方法制备，但不限于此。
[0095]步骤一、在衬底基板上形成栅极和栅线的图形。例如，可在衬底基板上形成栅金属薄膜，通过构图工艺形成栅极和栅线的图形；
[0096]步骤二、再形成栅极绝缘层并在栅极绝缘层上形成公共电极的图形。例如，可在栅极绝缘层上形成透明导电薄膜，通过构图工艺形成公共电极的图形；
[0097]步骤三、在公共电极的图形上形成第一绝缘层；
[0098]步骤四、在第一绝缘层上形成有源层、源极、漏极和数据线的图形。例如，可形成半导体薄膜，通过构图工艺形成有源层图形，再形成源漏电极薄膜，通过构图工艺形成源极、漏极和数据线的图形；
[0099]步骤四、形成第二绝缘层以及绝缘层过孔，在第二绝缘层上形成像素电极的图形。例如，像素电极经绝缘层过孔与漏极电连接。
[0100]需要说明的是，在本公开中，构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本发明的实施例中所形成的结构选择相应的构图工艺。
[0101]实施例三
[0102]本实施例提供一种显示面板，包括任一上述的阵列基板。
[0103]因该显示面板中包括任一上述的阵列基板，故其也可实现显示亮度的均一性。使显示面板的光通过率均匀，提高产品质量和画面品质。
[0104]实施例四
[0105]本实施例提供一种显示装置，包括上述的显示面板。
[0106]所述显示装置可以为液晶显示器、电子纸以及包括这些显示器件的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。
[0107]需要说明的是，为表示清楚，并没有给出显示面板和显示装置的全部结构。为实现显示装置的必要功能，本领域技术人员可以根据具体应用场景进行设置其他未示出的结构，本发明对此不做限制。本实施例提供的显示装置的技术效果参见上述实施例三描述的显示面板的技术效果，在此不再赘述。
[0108]有以下几点需要说明:
[0109](1)除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。
[0110](2)本发明各实施例以及附图中，只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
[0111](3)为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
[0112](4)本发明各实施例中所述的投影例如可为正投影。
[0113](5)在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。
[0114]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【主权项】
1.一种阵列基板，包括衬底基板和设置在所述衬底基板上的多条栅线、多条数据线和多个子像素； 所述子像素内设置相互绝缘的第一电极和第二电极，所述第一电极包括多个第一电极条，所述第二电极包括多个第二电极条，所述多个第一电极条之间电连接，所述多个第二电极条之间电连接； 所述多个第一电极条和所述多个第二电极条在所述衬底基板上的投影中，其中一个所述第二电极条的投影和与其在第一方向上相邻的所述第一电极条的投影在平行于第一方向上的距离为S1;所述第二电极条的投影和与其在所述第一方向的相反方向上相邻的所述第一电极条的投影在平行于第一方向上的距离为S2，所述第一方向为沿所述数据线的一个延伸方向，或者，所述第一方向为沿所述栅线的一个延伸方向； 所述多个子像素包括第一畴和第二畴，所述第一畴和所述第二畴位于同一子像素中或位于不同的子像素中，所述第一畴包括S1大于S2的部分，所述第二畴包括S1小于S2的部分。2.根据权利要求1所述的阵列基板，其中，所述第一畴中所述第一电极条和所述第二电极条的延伸方向相同，所述第二畴中所述第一电极条和所述第二电极条的延伸方向相同，所述第一畴和所述第二畴中的电极条的延伸方向相同或不同。3.根据权利要求2所述的阵列基板，其中，所述第一畴的电极条的延伸方向和所述第二畴的电极条的延伸方向的夹角大于等于零度且小于等于90度。4.根据权利要求1所述的阵列基板，其中，所述第一畴还包括S1小于S2的部分，所述第二畴还包括S1大于S2的部分。5.根据权利要求1-4任一项所述的阵列基板，其中，所述第一畴和所述第二畴位于同一子像素中，所述子像素还包括与所述第一畴呈镜像对称的第三畴以及与所述第二畴呈镜像对称的第四畴。6.根据权利要求1-4任一项所述的阵列基板，其中，所述第一畴和所述第二畴位于不同的子像素中，所述第一畴位于第一子像素中，所述第二畴位于第二子像素中，所述阵列基板还包括与所述第一子像素呈镜像对称的第三子像素和与所述第二子像素呈镜像对称的第四子像素。7.根据权利要求1-4任一项所述的阵列基板，其中，所述第一畴和所述第二畴中，所述S1大于S2的部分的面积等于所述S1小于S2的部分的面积。8.根据权利要求1-4任一项所述的阵列基板，其中，0.03< S1-S2|/|S1+S2 <0.3。9.根据权利要求8所述的阵列基板，其中，0.4μπι<S1-S2 <0.6μπι。10.根据权利要求1-4任一项所述的阵列基板，其中，所述第一电极为公共电极，所述第二电极为像素电极，或者，所述第一电极为像素电极，所述第二电极为公共电极。11.根据权利要求1-4任一项所述的阵列基板，其中，所述第一电极和所述第二电极异层设置或者同层设置。12.根据权利要求1-4任一项所述的阵列基板，其中，所述第一电极和所述第二电极均为透明导电电极。13.根据权利要求1-4任一项所述的阵列基板，其中，所述多个第二电极条在所述衬底基板上的投影和所述多个第一电极条在所述衬底基板上的投影间隔且交替地排列。14.一种显示面板，包括权利要求1-13任一项所述的阵列基板。15.—种显示装置，包括权利要求14所述的显示面板。
【专利摘要】一种阵列基板、显示面板以及显示装置，该阵列基板包括设置在衬底基板上的多条栅线、多条数据线和多个子像素；子像素内设置相互绝缘的第一电极和第二电极，第一电极包括多个第一电极条，第二电极包括多个第二电极条；多个第一电极条和多个第二电极条在衬底基板上的投影中，其中一个第二电极条的投影和与其在第一方向上相邻的第一电极条的投影在平行于第一方向上的距离为S1；该第二电极条的投影和与其在与第一方向相反的方向上相邻的第一电极条的投影在平行于第一方向上的距离为S2；多个子像素包括第一畴和第二畴，第一畴包括S1大于S2的部分，第二畴包括S1小于S2的部分。该阵列基板对关键尺寸偏差和重叠余量等工艺偏差的容忍度提高。
【IPC分类】G02F1/1368, G02F1/1343, G02F1/1362
【公开号】CN105487307
【申请号】CN201511032316
【发明人】李会, 林允植, 崔贤植, 彭宽军, 贾玉娥, 张慧
【申请人】京东方科技集团股份有限公司
【公开日】2016年4月13日
【申请日】2015年12月31日
【技术领域】
[0001]本发明至少一实施例涉及一种阵列基板、显示面板以及显示装置。
【背景技术】
[0002]随着液晶显示技术的发展，薄膜晶体管液晶显示器(Thin Film TransistorLiquid Crystal Display，TFT_LCD)广泛地应用在各个领域。TFT-LCD中，通过控制液晶分子的偏转，从而实现对光线强弱的控制，然后通过彩膜层的滤光作用，实现彩色图像显示。
[0003]通常，TFT-LCD以及其他电子产品具有多层结构。在制造过程中，构成多层结构的每一层一般采用沉积工艺或溅射工艺形成，然后在其上形成光刻胶，利用掩模版对光刻胶进行图案化，再以图案化的光刻胶为掩膜进行刻蚀得到图案化的膜层。在半导体器件中由于衬底基板上的半导体器件的各层的图案尺寸和图案密度不同而存在着某些工艺偏差。
[0004]TFT-LCD包括面内开关(In-Plane Switching，IPS)模式和高级超维场(Advanced-Super Dimens1nal Switching，ADS)模式。在IPS模式和ADS中，通过像素电极或公共电极边缘所产生的平行电场以及像素电极与公共电极间产生的纵向电场形成多维电场，使液晶盒内像素电极和公共电极之间、像素电极或公共电极正上方所有取向液晶分子都能够产生旋转转换。
【发明内容】
[0005]本发明至少一实施例提供一种阵列基板、显示面板以及显示装置。该阵列基板通过对液晶模式的像素电极和公共电极及其排列进行改善，使得对关键尺寸偏差(CD bias)和重叠余量(overlay margin)等工艺偏差的容忍度提高，从而可实现显示亮度的均一"性。
[0006]本发明至少一实施例提供一种阵列基板，包括衬底基板和设置在所述衬底基板上的多条栅线、多条数据线和多个子像素；
[0007]所述子像素内设置相互绝缘的第一电极和第二电极，所述第一电极包括多个第一电极条，所述第二电极包括多个第二电极条，所述多个第一电极条之间电连接，所述多个第二电极条之间电连接；
[0008]所述多个第一电极条和所述多个第二电极条在所述衬底基板上的投影中，其中一个所述第二电极条的投影和与其在第一方向上相邻的所述第一电极条的投影在平行于第一方向上的距离为S1;所述第二电极条的投影和与其在所述第一方向的相反方向上相邻的所述第一电极条的投影在平行于第一方向上的距离为S2，所述第一方向为沿所述数据线的一个延伸方向，或者，所述第一方向为沿所述栅线的一个延伸方向；
[0009]所述多个子像素包括第一畴和第二畴，所述第一畴和所述第二畴位于同一子像素中或位于不同的子像素中，所述第一畴包括S1大于S2的部分，所述第二畴包括S1小于S2的部分。
[0010]例如，在本发明一实施例提供的阵列基板中，所述第一畴中所述第一电极条和所述第二电极条的延伸方向相同，所述第二畴中所述第一电极条和所述第二电极条的延伸方向相同，所述第一畴和所述第二畴中的电极条的延伸方向相同或不同。
[0011 ]例如，在本发明一实施例提供的阵列基板中，所述第一畴的电极条的延伸方向和所述第二畴的电极条的延伸方向的夹角大于等于零度且小于90度。
[0012]例如，在本发明一实施例提供的阵列基板中，所述第一畴还包括S1小于S2的部分，所述第二畴还包括S1大于S2的部分。
[0013]例如，在本发明一实施例提供的阵列基板中，所述第一畴和所述第二畴位于同一子像素中，所述子像素还包括与所述第一畴呈镜像对称的第三畴以及与所述第二畴呈镜像对称的第四畴。
[0014]例如，在本发明一实施例提供的阵列基板中，所述第一畴和所述第二畴位于不同的子像素中，所述第一畴位于第一子像素中，所述第二畴位于第二子像素中，所述阵列基板还包括与所述第一子像素呈镜像对称的第三子像素和与所述第二子像素呈镜像对称的第四子像素。
[0015]例如，在本发明一实施例提供的阵列基板中，所述第一畴和所述第二畴中，所述S1大于S2的部分的面积等于所述S1小于S2的部分的面积。
[0016]例如，在本发明一实施例提供的阵列基板中，0.035 S1-S2|/|S1+S2 <0.3。
[0017]例如，在本发明一实施例提供的阵列基板中，0.4μπι< S1-S2 <0.6μπι。
[0018]例如，在本发明一实施例提供的阵列基板中，所述第一电极为公共电极，所述第二电极为像素电极，或者，所述第一电极为像素电极，所述第二电极为公共电极。
[0019]例如，在本发明一实施例提供的阵列基板中，所述第一电极和所述第二电极异层设置或者同层设置。
[0020]例如，在本发明一实施例提供的阵列基板中，所述第一电极和所述第二电极均为透明导电电极。
[0021]例如，在本发明一实施例提供的阵列基板中，所述多个第二电极条在所述衬底基板上的投影和所述多个第一电极条在所述衬底基板上的投影间隔且交替地排列。
[0022]本发明至少一实施例还提供一种显示面板，包括上述任一阵列基板。
[0023]本发明至少一实施例还提供一种显示装置，包括上述任一显示面板。
【附图说明】
[0024]为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
[0025]图la为一种阵列基板的平面示意图；
[0026]图lb为图la中虚线框A所示区域示意图；
[0027]图lc为图lb中沿B-B’向剖面示意图；
[0028]图1d为图lb中沿C-C’向剖面示意图；
[0029]图2为本发明实施例一提供的一种阵列基板的平面示意图；
[0030]图3为图2中沿B-B’向的剖面示意图；
[0031]图4为图2中沿C-C’向的剖面示意图；
[0032]图5为本发明实施例一提供的一种阵列基板的电极关键尺寸偏差与液晶效率的关系不意图；
[0033]图6为本发明实施例一提供的一种阵列基板的电极偏移偏差与液晶效率的关系示意图；
[0034]图7为本发明实施例一提供的另一种阵列基板的平面示意图；
[0035]图8为本发明实施例二提供的一种阵列基板的平面示意图；
[0036]图9为本发明实施例二提供的另一种阵列基板的平面示意图；
[0037]图10为本发明实施例二提供的另一种阵列基板的平面示意图；
[0038]图11为一种阵列基板剖面示意图。
[0039]附图标记:
[0040]101-衬底基板;102-栅线；103-过孔;104-薄膜晶体管；1041-栅极；1042-栅极绝缘层；1043-有源层(半导体层)；1044-漏极；1045-源极；105-像素电极；1050-像素电极的电极条；106-数据线；107-第一电极；1070-第一电极条；108-第二电极；1080-第二电极条；109-公共电极；1090-公共电极的电极条；1101-第一畴；1102-第二畴；1103-第三畴；1104-第四畴;01-子像素;011-第一子像素;012-第二子像素;013-第三子像素;014-第四子像素；131-第一绝缘层;132-第二绝缘层;010-S1大于S2的部分;020-S1小于S2的部分。
【具体实施方式】
[0041]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0042]除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0043]例如，在IPS模式和ADS中，像素电极和/或公共电极可包括多个电极条，对于多个电极条主要是关键尺寸偏差(CD bias)以及掩模的重叠余量(overlay margin)的控制。因像素电极和/或公共电极工艺上的偏差会导致各个像素的透过率不同，从而使得整个面板亮度不均一。
[0044]图la是一种阵列基板的平面示意图，阵列基板包括多条栅线102和多条数据线106。例如，多条栅线102相互平行且沿横向延伸，多条数据线106相互平行且沿竖 向延伸，多条栅线102和多条数据线106相互交叉，横向和竖向相互垂直。
[0045]例如，多条栅线102和多条数据线106相互绝缘，多条栅线102所在的层和多条数据线106所在的层之间可设置绝缘层。以下各实施例可与此相同。
[0046]例如，如图la所示，多条栅线102和多条数据线106相互交叉限定多个子像素01，每个子像素01内设置一个像素电极105，像素电极105由开关元件控制开与关，开关元件例如为薄膜晶体管104。
[0047]需要说明的是，子像素01可以由多条栅线102和多条数据线106限定而得，但不限于此。一个子像素01例如包括一条栅线、一条数据线、一个像素电极和一个开关元件。子像素01为阵列基板中最小的用以进行显示的单元。
[0048]图1b是图1 a中虚线框A所示的俯视示意图。如图1 b所示，该阵列基板包括衬底基板101，互相交叉设置在衬底基板101上的栅线102和数据线106，以及设置在衬底基板101上且由栅线102驱动的薄膜晶体管104，设置在由栅线102和数据线106限定的区域内的像素电极105与公共电极109。薄膜晶体管104包括栅极1041、有源层(半导体层)1043、漏极1044和源极1045，数据线106与源极1045电性连接，像素电极105与漏极1044电性连接。例如，像素电极105与公共电极109可均为狭缝状的电极，并且像素电极105设置在公共电极109所在的层之上。像素电极105包括多个电极条1050(请参见图lb和图1d)，公共电极109包括多个电极条1090(请参见图lb和图1d)。例如，在同一畴内，多个像素电极条1050在衬底基板101上的投影和多个公共电极条1090在衬底基板101上的投影间隔且交替地排列。多个像素电极条1050和多个公共电极条1090在衬底基板101上的投影中，其中一个像素电极条1050的投影和与其在第一方向上相邻的公共电极条1090的投影在平行于第一方向上的距离为S1;该像素电极条1050的投影和与其在与第一方向相反的方向上(在第一方向的相反方向上)相邻的公共电极条1090的投影在平行于第一方向上的距离为S2，例如，第一方向为沿数据线的一个延伸方向。如图lb所示，数据线沿两个方向延伸，第一方向为数据线两个延伸方向中的一个延伸方向。数据线的另一个延伸方向与第一方向的夹角为180°。
[0049]图lc为图lb中沿B-B’向剖面示意图。图lc中示出了栅极绝缘层1042，第一绝缘层131以及第二绝缘层132。例如，栅极绝缘层1042、第一绝缘层和第二绝缘层的材料包括选自氮化硅(SiNx)，氧化硅(S1x)，氮氧化硅(SiNxOy)中的一种或多种，但不限于此。在图lc中，像素电极105与公共电极109异层设置。本公开中，像素电极105与公共电极109也可同层设置，在此不作限定。
[0050]图1d为图lb中沿C-C’向剖面示意图。如图1d所示，通常S1和S2设置为相等，S1 = S2的情况可记为情况1 (case 1)。由于制造工艺过程中产生的关键尺寸偏差(CD bias)以及掩膜偏移误差等不良，实际制造出来的阵列基板中S1在S2，从而导致像素电极105与公共电极109之间形成的电场不均一，从而导致整个显示面板亮度不均一。
[0051]本发明至少一实施例提供一种阵列基板、显示面板以及显示装置。该阵列基板包括衬底基板和设置在衬底基板上的多条栅线、多条数据线和多个子像素。
[0052]子像素内设置相互绝缘的第一电极和第二电极，第一电极包括多个第一电极条，第二电极包括多个第二电极条，多个第一电极条之间电连接，多个第二电极条之间电连接。
[0053]多个第一电极条和多个第二电极条在衬底基板上的投影中，其中一个第二电极条的投影和与其在第一方向上相邻的第一电极条的投影在平行于第一方向上的距离为S1;该第二电极条的投影和与其在与第一方向相反的方向上相邻的第一电极条的投影在平行于第一方向上的距离为S2，第一方向为沿数据线的一个延伸方向，或者，第一方向为沿栅线的一个延伸方向。
[0054]多个子像素包括第一畴和第二畴，第一畴和第二畴位于同一子像素中或位于不同的子像素中，第一畴包括S1大于S2的部分，第二畴包括S1小于S2的部分。
[0055]该阵列基板通过对第一电极和第二电极(像素电极和公共电极)及其排布的设计，在存在工艺偏差的情况下，通过第一畴和第二畴的光透光率的补偿，使得通过相邻的子像素或一个子像素内不同区域的光可以通过相互补偿来达到光强均一的效果，从而使采用该阵列基板的整个显示面板的子像素的光通过率均匀，提高产品质量和画面品质。
[0056]下面通过几个实施例进行说明。以下各实施例以第一方向为沿数据线的一个延伸方向为例进行说明。第一方向亦可为沿栅线的一个延伸方向，对此不作限定。第一方向为沿栅线的一个延伸方向的情况下，以下各实施例中的各个畴的倾斜方向可能需要顺时针或逆时针旋转90度。
[0057]实施例一
[0058]本实施例提供一种阵列基板。如图2所示，该阵列基板包括衬底基板101和设置在衬底基板101上的多条栅线102、多条数据线106和多个子像素01。
[0059]子像素01内设置相互绝缘的第一电极107和第二电极108，第一电极107包括多个第一电极条1070，第二电极108包括多个第二电极条1080，多个第一电极条1070之间电连接，多个第二电极条1080之间电连接。
[0060]多个第一电极条1070和多个第二电极条1080在衬底基板101上的投影中，其中一个第二电极条1080的投影和与其在第一方向上相邻的第一电极条1070的投影在平行于第一方向上的距离为S1;该第二电极条1080的投影和与其在与第一方向相反的方向上相邻的第一电极条1070的投影在平行于第一方向上的距离为S2，第一方向为沿数据线106的一个延伸方向。
[0061]例如，S1指的是一个第二电极条和与其在第一方向上相邻的第一电极条之间的狭缝(缝隙)在衬底基板上的投影中在平行于第一方向上的长度。例如，S2指的是该第二电极条和与其在与第一方向相反的方向上相邻的第一电极条之间的狭缝(缝隙)在衬底基板上的投影中在平行于第一方向上的的长度。
[0062]子像素01包括第一畴1101和第二畴1102，第一畴1101和第二畴1102位于同一子像素01中，第一畴1101包括S1大于S2的部分010，第二畴1102包括S1小于S2的部分020 JDS2的情况可记为情况2(case2)，S1〈S2的情况可记为情况3(case3)。
[0063]例如，在同一畴内，多个第二电极条1080在衬底基板101上的投影和多个第一电极条1070在衬底基板101上的投影间隔且交替地排列。以下各实施例可与此相同。
[0064]需要说明的是，附图中所示的S1小于S2的部分与S1大于S2的部分的排列顺序并不构成本发明的限制，可根据实际需要进行设置。
[0065]图3和图4分别示出了图2中B-B’向剖视图和C-C ’向剖视图，即图3和图4分别对应情况2(Case2)和情况3(Case3)。
[0066]图5是在关键尺寸偏差(CDbias)在±0.5μπι的范围内电极关键尺寸偏差(CDbias)和液晶效率的关系图。如图5所示，情况1 (Casel)为通常技术中SI = S2情况下的电极关键尺寸偏差(CD bias)和液晶效率的关系曲线。情况2(Case2)为S1>S2情况下的电极关键尺寸偏差(CD bias)和液晶效率的关系曲线。情况3(Case3)为S1〈S2情况下的电极关键尺寸偏差(CD bias)和液晶效率的关系曲线。情况2(Case2)和情况3(Case3)的曲线相叠加得到电极关键尺寸偏差(CD bias)和液晶效率的关系平均值曲线(Ave.)。不难发现，该平均值曲线(Ave.)在关键尺寸偏差(⑶bias)在±0.5μπι的范围内较通常技术中情况l(Casel)的曲线斜率较小，表明其整体的液晶效率变化小于通常技术。也就是说，在关键尺寸偏差(CDbias)在±0.5μπι的范围内，其整体光透过率变化小于通常技术，光透过率的均一性有了明显的提尚。
[0067]图6是在电极偏移偏差(shift bias)在±0.5μπι的范围内电极偏移偏差(shiftbias)和液晶效率的关系图。如图6所示，情况1 (Casel)为通常技术中S1 = S2情况下的电极偏移偏差(shift bias)和液晶效率的关系曲线。情况2(Case2)为S1>S2情况下的电极偏移偏差(shift bias)和液晶效率的关系曲线。情况3(Case3)为S1〈S2情况下的电极偏移偏差(shift bias)和液晶效率的关系曲线。情况2(Case2)和情况3(Case3)的曲线相叠加得到电极偏移偏差(shift bias)和液晶效率的关系平均值曲线(Ave-all)。不难发现，该平均值曲线(Ave-all)在电极偏移偏差(shift bias)在± 0.5μπι的范围内较通常技术中情况1(casel)的整体的液晶效率变化小于通常技术，也就是说，在电极偏移偏差(shift bias)在土0.5μπι的范围内，其液晶效率变化小于通常技术，并且其变化也在95 %上下。也就是说，在没有明显降低透过 率的前提下，其整体光透过率变化小于通常技术，光透过率的均一性有了明显的提尚。
[0068]在本实施例提供的阵列基板中，子像素01包含第一畴1101以及第二畴1102，并且第一畴1101包含S1大于S2的部分010，第二畴1102包含S1小于S2的部分020。在第一畴1101中S1大于S2，第二畴1102中S1小于S2，第一畴1101和第二畴1102的S1和S2设计为不相同，且第一畴包括S1大于S2的部分，第二畴包括S1小于S2的部分，由于实际制造工艺中关键尺寸偏差(CD bias)和电极偏移偏差(shift bias)等工艺偏差的影响，第一畴1101和第二畴1102的|S1-S2|必然会有一个增加，有一个减少，从而表现为第一畴1101和第二畴1102中有一个透过率会增加，另一个透过率会减小。结合上述的图5和图6，透过第一畴1101和透过第二畴1102的光可以通过叠加来相互补偿，使得最终得到的整个子像素01的光透过率在一定的偏差范围内具有较好的均一性，从而使得包含该阵列基板的显示面板的光透过率在一定的偏差范围内具有较好的均一性，提高了产品质量。
[0069]在本实施例提供的阵列基板中，同一子像素01内包括第一畴和第二畴，透光率的补偿作用是在每个子像素内部进行的，因此，本实施例提供的阵列基板不论用于显示什么颜色或者灰度都能提供较均一的光透过率。并且，结合图5和图6可知，本实施例提供的阵列基板对于关键尺寸偏差(CD bias)和重叠余量(overlay margin)等工艺偏差的容忍度较高，在不同批次的产品之间，也能保持较好的均一性。
[0070]例如，在本实施例的一个示例中，第一畴中第一电极条和第二电极条的延伸方向相同，第二畴中第一电极条和第二电极条的延伸方向相同，第一畴和第二畴中的电极条的延伸方向可以相同，也可以不同。图2中以第一畴和第二畴中的电极条的延伸方向不同为例进行说明。本实施例提供的阵列基板通过在一个子像素内设置电极条的延伸方向不同的畴，可达到抑制灰阶反转和色偏的效果，进一步提高了产品品质。以下各实施例可与此相同。
[0071]例如，在本实施例的一个示例中，第一畴的电极条的延伸方向和第二畴的电极条的延伸方向的夹角大于等于零度小于等于90度(0度-90度)。例如，因电极条向两个方向延伸，故第一畴的电极条的延伸方向和第二畴的电极条的延伸方向的夹角均大于等于零度小于等于90度。例如，在第一畴的电极条的延伸方向与数据线或者栅线中的一个的延伸方向相同的情况下，第二畴的电极条的延伸方向与第一畴的电极条的延伸方向的夹角可大于等于零度小于90度。例如，在第一畴的电极条的延伸方向与数据线和栅线的延伸方向不相同的情况下，第二畴的电极条的延伸方向与第一畴的电极条的延伸方向的夹角可大于等于零度小于等于90度。在一些示例中，该夹角可以在大于等于零度小于90度、0度-60度的范围内、0度-45度的范围内或0度-30度的范围内。如此设置，可使得第一畴和第二畴具有补偿效果，使得光透过率均一性得以改善。以下各实施例可与此相同。
[0072]例如，在本实施例的一个示例中，第一畴还可以包括S1小于S2的部分，第二畴还可以包括S1大于S2的部分，本发明对此不作限定。如此设置，每个子像素单元内的畴内部通过上述的补偿效应达到了较高均一性的光透过率，然后不同畴再通过互补作用抑制灰阶反转和色偏，进一步提高了产品品质。以下各实施例可与此相同。
[0073]例如，在本实施例的一个示例中，第一畴1101和第二畴1102位于同一子像素中，如图7所示，该子像素还可以包括与第一畴1101呈镜像对称的第三畴1103以及与第二畴1102呈镜像对称的第四畴1104。本示例提供的阵列基板中，在同一子像素中设置了电极条的延伸方向夹角大于0度小于90度的两个畴以及分别与该两个畴成镜像对称的另外两个畴，同一子像素中米字形的畴结构可达到抑制灰阶反转和色偏的效果，进一步提高了产品品质，使得同一子像素中光的补偿效果得到增强。例如，在图7所示的子像素01中，第一畴1101的电极条的延伸方向和第二畴1102的电极条的延伸方向的夹角大于0度小于90度。
[0074]例如，该衬底基板101可以为玻璃基板、石英基板、或其他基板。以下各实施例可与此相同。
[0075]例如，该栅极102和/或数据线106的材料包括选自铝，铝合金，铜，铜合金，钼，以及钼铝合金中的一种或多种。以下各实施例可与此相同。
[0076]例如，该薄膜晶体管104可以为氧化物薄膜晶体管、非晶硅薄膜晶体管、或多晶硅薄膜晶体管等。以下各实施例可与此相同。
[0077]例如，第一畴1101中S1大于S2的部分的面积等于第二畴1102中S1小于S2的部分的面积。例如，在整个阵列基板中，S1大于S2的部分的面积的总和等于S1小于S2的部分的面积的总和。需要说明的是，当S1大于S2的部分的面积的总和等于S1小于S2的部分的面积的总和时，情况2(Case2)与情况3(Case3)的电极关键尺寸偏差(CD bias)和液晶效率的关系曲线和/或电极偏移偏差(shift bias)和液晶效率的关系曲线可以均匀地叠加，互相补偿的效果较好，可得到较高的光透过率均一性。
[0078]例如，S1和S2的关系满足以下的关系式:0.03 < | S1-S2 | / | S1+S2 | <0.3(S1与S2的差值的绝对值与S1与S2之和的比值大于等于0.03小于等于0.3)。以下各实施例可与此相同。
[0079]例如，当第一电极条1070的宽度为2.1±0.3μπι，第二电极条1080的宽度为3.1土
0.5μ??，S1为1.2 ±0.3μπι时，控制0.03 < | S1-S2 | / | S1+S2 | < 0.3能够具有更好的补偿效果。当I S1-S2 I / I S1+S2 I的值小于0.03时，第一畴1101和第二畴1102的补偿效果降低，接近情况1 (Casel)的情况；当| S1-S2 | / | S1+S2 |大于0.3时，考虑到工艺的偏差，容易出现第一电极107和第二电极108重叠的问题。
[0080]例如，在本实施例提供的阵列基板中，当第一电极条1070的宽度为2.1±0.3μπι，第二电极条1080的宽度为3.1±0.54111，51为1.2±0.34111时，0.4411^ |S1_S2| <0.6μπι。以下各实施例可与此相同。
[0081 ]例如，第一电极107为公共电极，第二电极108为像素电极;或者，第一电极107为像素电极，第二电极108为公共电极。以下各实施例可与此相同。
[0082]例如，第二电极108设置在第一电极107上。但其设置方式并不限于此，第一电极107和第二电极108可同层设置或异层设置，并且多个第一电极条1070和第二电极条1080之间相互绝缘设置，以下各实施例可与此相同。
[0083]例如，第一电极107和第二电极108均为透明导电电极，例如ΙΤ0电极，但并不限于此，以下各实施例可与此相同。例如，第一电极107和/或第二电极108也可根据实际需要设置为不透明导电电极，本发明对此不作限定。
[0084]实施例二
[0085]本实施例中，与实施例一不同的是，第一畴1101和第二畴1102位于不同的子像素中，如图8所示，第一畴1101位于第一子像素011中，第二畴1102位于第二子像素012中。
[0086]例如，如图8所示，第一子像素011中的第一畴1101和第二子像素012中的第二畴1102的倾斜方向可以相同，但不限于此，例如，第一子像素011中的第一畴1101和第二子像素012中的第二畴1102的倾斜方向也可以不同，如图9所示。图9所示的第一子像素011中的第一畴1101和第二子像素012中的第二畴1102的倾斜方向(电极条的延伸方向)的夹角大于0度小于90度。
[0087]本实施例提供的阵列基板在关键尺寸偏差(⑶bias)在±0.5μπι的范围内，其整体光透过率变化亦小于通常技术，光透过率的均一性亦有明显的提高。
[0088]本实施例提供的阵列基板在电极偏移偏差(shiftbias)在±0.5μπι的范围内，其液晶效率变化亦小于通常技术，并且其变化也在95%上下。也就是说，在没有明显降低透过率的前提下，其整体光透过率变化小于现有技术，光透过率的均一性有了明显的提高。
[0089]在本实施例提供的阵列基板中，由于第一子像素011和第二子像素012的S1和S2设计为不相同，且第一子像素011中的第一畴包括S1大于S2的部分，第二子像素012中的第二畴包括S1小于S2的部分；由于实际制造工艺中关键尺寸偏差(CD bias)和电极偏移偏差(shift bias)等工艺偏差的影响，第一子像素011和第二子像素012的|S1-S2|必然会有一个增加，有一个减少，从而表现为第一子像素011和第二子像素012有一个透过率会增加，另一个透过率会减小；结合上述的图5和图6，透过第一子像素011和第二子像素012的光可以通过叠加来相互补偿，使得最终得到的整个第一子像素011和第二子像素012的光透过率在一定的偏差范围内具有较好的均一性，提高了产品品质。
[0090]需要说明的是，当第一子像素011和第二子像素012 用于显示同一种颜色且同样的灰度时，互相补偿的效果较好，可得到较高的光透过率均一性。
[0091]在本实施例的一个示例中，在图9所示阵列基板的基础上，该阵列基板还包括与第一子像素011呈镜像对称的第三子像素013和与第二子像素012呈镜像对称的第四子像素014，如图10所示。本示例提供的阵列基板中，在相邻的四个子像素中设置了电极条的延伸方向不同的四个畴(相邻的四个子像素中可能包括电极条的延伸方向相同的两个畴，在此不作限定)，可达到抑制灰阶反转和色偏的效果，进一步提高了产品品质。
[0092]需要说明的是，在本发明上述各实施例中，以第一电极107和第二电极108之间设置有第一绝缘层131和第二绝缘层132为例进行说明，但不限于此。例如，第一电极107和第二电极108之间可只设置有一层绝缘层。
[0093]并且，本发明各实施例适用的阵列基板的剖视图并不限于图lc中所示，图lc只是示意性的予以说明，以利理解阵列基板的大体结构，并不限定本发明。例如，在图lc剖视图的基础上，还可以不设置第一绝缘层131，并且漏极1044与公共电极109不交叠(在衬底基板上的投影不重合)，公共电极109和像素电极105之间只设置一层绝缘层。例如，还可以设置有机绝缘层，设置有机绝缘层的情况下，阵列基板的剖视图可如图11所示，图11中，标号131可代表有机绝缘层，有机绝缘层的材料例如包括树脂。例如，有机绝缘层的材料包括亚克力树脂或聚酰亚胺树脂。
[0094]例如，实施例一和二中的阵列基板可采用如下方法制备，但不限于此。
[0095]步骤一、在衬底基板上形成栅极和栅线的图形。例如，可在衬底基板上形成栅金属薄膜，通过构图工艺形成栅极和栅线的图形；
[0096]步骤二、再形成栅极绝缘层并在栅极绝缘层上形成公共电极的图形。例如，可在栅极绝缘层上形成透明导电薄膜，通过构图工艺形成公共电极的图形；
[0097]步骤三、在公共电极的图形上形成第一绝缘层；
[0098]步骤四、在第一绝缘层上形成有源层、源极、漏极和数据线的图形。例如，可形成半导体薄膜，通过构图工艺形成有源层图形，再形成源漏电极薄膜，通过构图工艺形成源极、漏极和数据线的图形；
[0099]步骤四、形成第二绝缘层以及绝缘层过孔，在第二绝缘层上形成像素电极的图形。例如，像素电极经绝缘层过孔与漏极电连接。
[0100]需要说明的是，在本公开中，构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本发明的实施例中所形成的结构选择相应的构图工艺。
[0101]实施例三
[0102]本实施例提供一种显示面板，包括任一上述的阵列基板。
[0103]因该显示面板中包括任一上述的阵列基板，故其也可实现显示亮度的均一性。使显示面板的光通过率均匀，提高产品质量和画面品质。
[0104]实施例四
[0105]本实施例提供一种显示装置，包括上述的显示面板。
[0106]所述显示装置可以为液晶显示器、电子纸以及包括这些显示器件的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。
[0107]需要说明的是，为表示清楚，并没有给出显示面板和显示装置的全部结构。为实现显示装置的必要功能，本领域技术人员可以根据具体应用场景进行设置其他未示出的结构，本发明对此不做限制。本实施例提供的显示装置的技术效果参见上述实施例三描述的显示面板的技术效果，在此不再赘述。
[0108]有以下几点需要说明:
[0109](1)除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。
[0110](2)本发明各实施例以及附图中，只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
[0111](3)为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
[0112](4)本发明各实施例中所述的投影例如可为正投影。
[0113](5)在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。
[0114]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【主权项】
1.一种阵列基板，包括衬底基板和设置在所述衬底基板上的多条栅线、多条数据线和多个子像素； 所述子像素内设置相互绝缘的第一电极和第二电极，所述第一电极包括多个第一电极条，所述第二电极包括多个第二电极条，所述多个第一电极条之间电连接，所述多个第二电极条之间电连接； 所述多个第一电极条和所述多个第二电极条在所述衬底基板上的投影中，其中一个所述第二电极条的投影和与其在第一方向上相邻的所述第一电极条的投影在平行于第一方向上的距离为S1;所述第二电极条的投影和与其在所述第一方向的相反方向上相邻的所述第一电极条的投影在平行于第一方向上的距离为S2，所述第一方向为沿所述数据线的一个延伸方向，或者，所述第一方向为沿所述栅线的一个延伸方向； 所述多个子像素包括第一畴和第二畴，所述第一畴和所述第二畴位于同一子像素中或位于不同的子像素中，所述第一畴包括S1大于S2的部分，所述第二畴包括S1小于S2的部分。2.根据权利要求1所述的阵列基板，其中，所述第一畴中所述第一电极条和所述第二电极条的延伸方向相同，所述第二畴中所述第一电极条和所述第二电极条的延伸方向相同，所述第一畴和所述第二畴中的电极条的延伸方向相同或不同。3.根据权利要求2所述的阵列基板，其中，所述第一畴的电极条的延伸方向和所述第二畴的电极条的延伸方向的夹角大于等于零度且小于等于90度。4.根据权利要求1所述的阵列基板，其中，所述第一畴还包括S1小于S2的部分，所述第二畴还包括S1大于S2的部分。5.根据权利要求1-4任一项所述的阵列基板，其中，所述第一畴和所述第二畴位于同一子像素中，所述子像素还包括与所述第一畴呈镜像对称的第三畴以及与所述第二畴呈镜像对称的第四畴。6.根据权利要求1-4任一项所述的阵列基板，其中，所述第一畴和所述第二畴位于不同的子像素中，所述第一畴位于第一子像素中，所述第二畴位于第二子像素中，所述阵列基板还包括与所述第一子像素呈镜像对称的第三子像素和与所述第二子像素呈镜像对称的第四子像素。7.根据权利要求1-4任一项所述的阵列基板，其中，所述第一畴和所述第二畴中，所述S1大于S2的部分的面积等于所述S1小于S2的部分的面积。8.根据权利要求1-4任一项所述的阵列基板，其中，0.03< S1-S2|/|S1+S2 <0.3。9.根据权利要求8所述的阵列基板，其中，0.4μπι<S1-S2 <0.6μπι。10.根据权利要求1-4任一项所述的阵列基板，其中，所述第一电极为公共电极，所述第二电极为像素电极，或者，所述第一电极为像素电极，所述第二电极为公共电极。11.根据权利要求1-4任一项所述的阵列基板，其中，所述第一电极和所述第二电极异层设置或者同层设置。12.根据权利要求1-4任一项所述的阵列基板，其中，所述第一电极和所述第二电极均为透明导电电极。13.根据权利要求1-4任一项所述的阵列基板，其中，所述多个第二电极条在所述衬底基板上的投影和所述多个第一电极条在所述衬底基板上的投影间隔且交替地排列。14.一种显示面板，包括权利要求1-13任一项所述的阵列基板。15.—种显示装置，包括权利要求14所述的显示面板。
【专利摘要】一种阵列基板、显示面板以及显示装置，该阵列基板包括设置在衬底基板上的多条栅线、多条数据线和多个子像素；子像素内设置相互绝缘的第一电极和第二电极，第一电极包括多个第一电极条，第二电极包括多个第二电极条；多个第一电极条和多个第二电极条在衬底基板上的投影中，其中一个第二电极条的投影和与其在第一方向上相邻的第一电极条的投影在平行于第一方向上的距离为S1；该第二电极条的投影和与其在与第一方向相反的方向上相邻的第一电极条的投影在平行于第一方向上的距离为S2；多个子像素包括第一畴和第二畴，第一畴包括S1大于S2的部分，第二畴包括S1小于S2的部分。该阵列基板对关键尺寸偏差和重叠余量等工艺偏差的容忍度提高。
【IPC分类】G02F1/1368, G02F1/1343, G02F1/1362
【公开号】CN105487307
【申请号】CN201511032316
【发明人】李会, 林允植, 崔贤植, 彭宽军, 贾玉娥, 张慧
【申请人】京东方科技集团股份有限公司
【公开日】2016年4月13日
【申请日】2015年12月31日
最新回复(0)