一种基板及显示装置的制造方法
一种基板及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，特别涉及一种基板及显示装置。
【背景技术】
[0002]现有显示装置为了达到防静电的目的，一般在基板上设有静电释放(ESD)装置。现有的静电释放装置采用浮栅结构(Gate Floating)释放多余电荷，静电释放装置的电路原理图如图1所示，在信号线(Signal Line)B和总线(Bus line)A之间连接有薄膜晶体管(TFT)lOl、耦合电容C1和耦合电容C2，并且其中一个耦合电容C1设置在薄膜晶体管101的浮栅结构与源电极之间，另一个耦合电容C2连接在薄膜晶体管101的浮栅结构与漏电极之间。
[0003]静电释放装置在正常工作过程中，为了减小漏电流，并保证信号正常工作，需要将耦合电容C1和耦合电容C2的电容值设置的足够大，而耦合电容的电容值较大时耦合电容的体积也较大，导致需要占用较大的布置空间，因此，现有静电释放装置存在因占用较大布置空间而不利于结构及走线布局的问题。
【发明内容】
[0004]本发明提供了一种基板及显示装置，该基板中用于释放静电的结构占用的空间较小，有利于基板中结构以及走线的布局。
[0005]为达到上述目的，本发明提供以下技术方案:
[0006]—种基板，包括信号走线和静电释放总线，所述信号走线和所述静电释放总线之间设有薄膜晶体管，所述薄膜晶体管包括源电极、漏电极、有源层和与所述有源层相对的浮栅结构;所述源电极与所述信号走线电连接，所述漏电极与所述静电释放总线电连接;所述浮栅结构与所述信号走线之间设有至少一对尖端放电结构，和/或所述浮栅结构与所述静电释放总线之间设有至少一对尖端放电结构。
[0007]在上述基板中，浮栅结构与信号走线之间设有的至少一对尖端放电结构用于:
[0008]当在信号走线上因集聚较多静电荷而出现瞬间高电压时，信号走线会通过其与浮栅结构之间设置的至少一对尖端放电结构进行尖端放电，进而使浮栅结构具有高电位，进而，薄膜晶体管的有源层在浮栅结构的作用下转换为导体状态，进而将薄膜晶体管的源电极和漏电极导通，从而使集聚在信号走线上的静电荷通过瞬间导通的薄膜晶体管流向静电释放总线进行静电释放。
[0009]同理，在上述基板中，浮栅结构与静电释放总线之间设有的至少一对尖端放电结构用于:
[0010]当静电释放总线上因集聚较多静电荷而出现瞬间高电压时，静电释放总线会通过其与浮栅结构之间设置的至少一对尖端放电结构进行尖端放电，进而使浮栅结构具有高电位，进而，薄膜晶体管的有源层在浮栅结构的作用下转换为导体状态，进而将薄膜晶体管的源电极和漏电极导通，使集聚在静电释放总线上的静电荷通过瞬间导通的薄膜晶体管流向信号走线进行静电释放。
[0011]上述基板能够通过设置在薄膜晶体管的浮栅结构与信号走线和/或静电释放总线之间的尖端放电结构快速释放静电，因为尖端放电结构具有结构简单和体积小的特点，所以基板中用于释放静电的结构占用的空间较小，有利于基板中结构以及走线的布局。
[0012]优选地，所述薄膜晶体管的有源层为氧化物半导体材料。
[0013]优选地，所述静电释放总线上设有与至少一条所述信号走线一一对应的延伸部；每一对相互对应的信号走线和延伸部中:
[0014]所述延伸部的至少一部分的延伸方向与所述信号走线的延伸方向平行，且所述延伸部与所述信号走线之间设有一个所述薄膜晶体管;所述薄膜晶体管中，漏电极与所述延伸部电连接;所述浮栅结构的长度方向与所述信号走线延伸方向平行，且所述浮栅结构与所述静电释放总线之间的尖端放电结构位于所述浮栅结构与所述延伸部之间。
[0015]优选地，所述静电释放总线上设有与至少一条所述信号走线一一对应的延伸部；每一对相互对应的信号走线和延伸部中:
[0016]所述延伸部的至少一部分的延伸方向与所述信号走线的延伸方向平行，且所述延伸部与所述信号走线之间设有一个所述薄膜晶体管;所述薄膜晶体管中，漏电极与所述延伸部电连接;所述浮栅结构的长度方向与所述信号走线延伸方向垂直，且所述浮栅结构与所述静电释放总线之间的尖端放电结构位于所述浮栅结构与所述延伸部之间。
[0017]优选地，所述信号走线的延伸方向与所述静电释放总线的延伸方向相交，所述信号走线与所述静电释放总线之间的薄膜晶体管中，浮栅结构的长度方向与所述信号走线的延伸方向平行，或者，浮栅结构的长度方向与所述静电释放总线的延伸方向平行。
[0018]优选地，至少一个所述薄膜晶体管具有的浮栅结构与所述信号走线之间设有两对所述尖端放电结构，沿所述浮栅结构的长度方向，两对所述尖端放电结构中，一对尖端放电结构设置于所述薄膜晶体管的有源层一侧，另一对尖端放电结构设置于所述薄膜晶体管的有源层的另一侧。
[0019]优选地，所述浮栅结构与所述静电释放总线之间设有一对尖端放电结构，沿所述浮栅结构的长度方向，所述浮栅结构与所述静电释放总线之间的尖端放电结构处于所述浮栅结构的中部。
[0020]优选地，所述浮栅结构与所述静电释放总线之间设有一对尖端放电结构，所述浮栅结构与所述信号走线之间设有一对尖端放电结构，沿所述浮栅结构的长度方向，所述浮栅结构与所述静电释放总线之间的一对尖端放电结构设置于所述薄膜晶体管的有源层一侧，所述浮栅结构与所述信号走线之间的一对尖端放电结构设置于所述薄膜晶体管的有源层的另一侧。
[0021]优选地，所述基板为设有数据线和栅线的薄膜晶体管基板，所述数据线和/或栅线形成所述信号走线。
[0022]优选地，所述基板为设有触控走线的触控基板，所述触控走线形成所述信号走线。
[0023]优选地，所述基板为设有公共电极线的彩膜基板，所述公共电极线形成所述信号走线。
[0024]优选地，所述基板为设有电源信号线的0LED背板，所述电源信号线形成所述信号走线。
[0025]优选地，所述浮栅结构与所述信号走线同层设置，或者，所述浮栅结构与所述静电释放总线同层设置。
[0026]另外，本发明还提供了一种显示装置，该显示装置包括上述技术方案提供的任意一种基板。
【附图说明】
[0027]图1为现有技术中静电释放装置的工作原理示意图；
[0028]图2为本发明实施例提供的一种基板的静电释放工作原理示意图；
[0029]图3为本发明实施例提供的一种基板的静电释放电路的结构示意图；
[0030]图4为本发明实施例提供的一种基板的静电释放电路的另一种结构示意图；
[0031]图5为本发明实施例提供的一种基板的静电释放电路的第一种布置形式；
[0032]图6为本发明实施例提供的一种基板的静电释放电路的第二种布置形式；
[0033]图7为本发明实施例提供的一种基板的静电释放电路的第三种布置形式；
[0034]图8为本发明实施例提供的一种基板的静电释放电路的第四种布置形式。
【具体实施方式】
[0035]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没 有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0036]本发明实施例提供了一种基板及显示装置，显示装置包括基板，该基板的薄膜晶体管包括与有源层相对的浮栅结构，在浮栅结构与信号走线之间设有至少一对尖端放电结构，和/或浮栅结构与静电释放总线之间设有至少一对尖端放电结构，上述基板中用于释放静电的结构占用的空间较小，有利于基板中结构以及走线的布局。
[0037]上述基板为设置有呈阵列排布的元器件的基板，其中，元器件可以为开关元件、光学元件、感应元件等元器件;基板可以为薄膜晶体管基板、彩膜基板、触控基板、0LED背板等。
[0038]上述信号走线为用于传输电学信号的走线，例如:扫描信号走线、数据信号走线、公共电极走线、触控信号走线、电源信号走线等。
[0039]其中，请参考图2以及图3，本发明一种实施例提供的一种基板，包括信号走线SL和静电释放总线BL，信号走线SL和静电释放总线BL之间设有薄膜晶体管1，薄膜晶体管1包括源电极11、漏电极12、有源层14和与有源层14相对的浮栅结构13;源电极11与信号走线SL电连接，漏电极12与静电释放总线BL电连接;浮栅结构13与信号走线SL之间设有至少一对尖端放电结构3，如图3中所示的一对尖端放电结构3及图4中所示的两对尖端放电结构3，和/或浮栅结构13与静电释放总线BL之间设有至少一对尖端放电结构2，如图3中所示的一对尖端放电结构2及图4中所示的一对尖端放电结构2。
[0040]在上述基板中，浮栅结构13与信号走线SL之间设有的至少一对尖端放电结构3用于:
[0041]当在信号走线SL上因集聚较多静电荷而出现瞬间高电压时，信号走线SL会通过其与浮栅结构13之间设置的至少一对尖端放电结构3进行尖端放电，进而使浮栅结构13具有高电位，进而，薄膜晶体管1的有源层14在浮栅结构13的作用下转换为导体状态，进而将薄膜晶体管1的源电极11和漏电极12导通，从而使集聚在信号走线SL上的静电荷通过瞬间导通的薄膜晶体管1流向静电释放总线BL进行静电释放。
[0042]同理，在上述基板中，浮栅结构13与静电释放总线BL之间设有的至少一对尖端放电结构2用于:
[0043]当静电释放总线BL上因集聚较多静电荷而出现瞬间高电压时，静电释放总线BL会通过其与浮栅结构13之间设置的至少一对尖端放电结构2进行尖端放电，进而使浮栅结构13具有高电位，进而，薄膜晶体管1的有源层14在浮栅结构13的作用下转换为导体状态，进而将薄膜晶体管1的源电极11和漏电极12导通，使集聚在静电释放总线BL上的静电荷通过瞬间导通的薄膜晶体管1流向信号走线SL进行静电释放。
[0044]上述基板能够通过设置在薄膜晶体管1的浮栅结构13与信号走线SL和/或静电释放总线BL之间的尖端放电结构快速释放静电，因为尖端放电结构具有结构简单和体积小的特点，所以基板中用于释放静电的结构占用的空间较小，有利于基板中结构以及走线的布局。
[0045]具体地，薄膜晶体管1的有源层14为氧化物半导体材料。
[0046]由于薄膜晶体管1的有源层14为氧化物半导体材料，因此，该有源层14能够增大薄膜晶体管1的沟道长度(Channel Length)，并能够有效减小薄膜晶体管1的阈值电压漂移(Vth shift)和氧化物薄膜晶体管(oxide TFT)漏电带来的影响，还能进一步减小布置空间。
[0047]上述实施例提供的基板中，信号走线SL、静电释放总线BL和浮栅结构13可以有以下多种布置方式:
[0048]方式一:如图5结构所示，信号走线SL与静电释放总线BL平行，静电释放总线BL上设有与多条信号走线SL—一对应的延伸部，如图5中结构所示的延伸部BL1、延伸部BL2至延伸部BLn;每一对相互对应的信号走线SL和延伸部中:
[0049]延伸部的至少一部分的延伸方向与信号走线SL的延伸方向平行，且延伸部与信号走线SL之间设有一个薄膜晶体管1;薄膜晶体管1中，漏电极12与延伸部电连接;浮栅结构13的长度方向与信号走线SL延伸方向平行，且浮栅结构13与静电释放总线BL之间的尖端放电结构2位于浮栅结构13与延伸部之间。
[0050]方式二:如图6结构所示，信号走线SL与静电释放总线BL平行，静电释放总线BL上设有与多条信号走线SL—一对应的延伸部，如图6中结构所示的延伸部BL1、延伸部BL2至延伸部BLn;每一对相互对应的信号走线SL和延伸部中:
[0051]延伸部的至少一部分的延伸方向与信号走线SL的延伸方向平行，且延伸部与信号走线SL之间设有一个薄膜晶体管1;薄膜晶体管1中，漏电极12与延伸部电连接;浮栅结构13的长度方向与信号走线SL延伸方向垂直，且浮栅结构13与静电释放总线BL之间的尖端放电结构2位于浮栅结构13与延伸部之间。
[0052]方式三:信号走线SL的延伸方向与静电释放总线BL的延伸方向相交，如图7结构所示，信号走线SL的延伸方向与静电释放总线BL的延伸方向垂直相交，信号走线SL与静电释放总线BL之间的薄膜晶体管1中，浮栅结构13的长度方向与信号走线SL的延伸方向平行。
[0053]方式四:信号走线SL的延伸方向与静电释放总线BL的延伸方向相交，如图8结构所示，信号走线SL的延伸方向与静电释放总线BL的延伸方向垂直相交，信号走线SL与静电释放总线BL之间的薄膜晶体管1中，浮栅结构13的长度方向与静电释放总线BL的延伸方向平行。
[0054]在上述基板的方式三的基础上，一种优选的实施方式中，如图4结构所示，至少一个薄膜晶体管1具有的浮栅结构13与信号走线SL之间设有两对尖端放电结构3，沿浮栅结构13的长度方向，两对尖端放电结构3中，一对尖端放电结构3设置于薄膜晶体管1的有源层14一侧，另一对尖端放电结构3设置于薄膜晶体管1的有源层14的另一侧。
[0055]如图4结构所示，由于基板在薄膜晶体管1的浮栅结构13与信号走线SL之间设有两对尖端放电结构3，且沿浮栅结构13的长度方向，在薄膜晶体管1的有源层14两侧分别设有一对尖端放电结构3;因此，当在信号走线SL上因集聚较多静电荷而出现瞬间高电压时，集聚在信号走线SL上的静电荷能够通过分别位于薄膜晶体管1的有源层14两侧的尖端放电结构3快速释放静电荷，使静电荷能够更加快速地均匀分布于浮栅结构13中，使浮栅结构13快速具有高电位，进而使薄膜晶体管1的有源层14在浮栅结构13的作用下缩短转换为导体状态的时间，缩短使薄膜晶体管1的源电极11和漏电极12导通的时间，从而使集聚在信号走线SL上的静电荷通过瞬间导通的薄膜晶体管1流向静电释放总线BL进行静电释放，有利于提高静电释放速度。
[0056]具体地，如图4结构所示，浮栅结构13与静电释放总线BL之间设有一对尖端放电结构2，沿浮栅结构13的长度方向，浮栅结构13与静电释放总线BL之间的尖端放电结构2处于浮栅结构13的中部。
[0057]如图4结构所示，当在静电释放总线BL上因集聚较多静电荷而出现瞬间高电压时，静电释放总线BL上集聚的静电荷可通过设置在浮栅结构13与静电释放总线BL之间的一对尖端放电结构2快速释放静电荷，由于沿浮栅结构13的长度方向，尖端放电结构2位于浮栅结构13的中部，因此静电荷能够从浮栅结构13中部快速均匀分 布到浮栅结构13的两端，使浮栅结构13快速具有高电位，进而使薄膜晶体管1的有源层14在浮栅结构13的作用下缩短转换为导体状态的时间，缩短使薄膜晶体管1的源电极11和漏电极12导通的时间，从而使集聚在静电释放总线BL上的静电荷通过瞬间导通的薄膜晶体管1流向信号走线BL上进行静电释放，进一步提高静电释放速度。当然，为了进一步提高静电释放速度，也可以在浮栅结构13与静电释放总线BL之间设置两对或多对尖端放电结构2。
[0058]在上述基板的方式三的基础上，具体地，如图3结构所示，信号走线SL的延伸方向与静电释放总线BL的延伸方向垂直，浮栅结构13与静电释放总线BL之间设有一对尖端放电结构2，浮栅结构13与信号走线SL之间设有一对尖端放电结构3，沿浮栅结构13的长度方向，浮栅结构13与静电释放总线BL之间的一对尖端放电结构2设置于薄膜晶体管1的有源层14一侧，浮栅结构13与信号走线SL之间的一对尖端放电结构3设置于薄膜晶体管1的有源层14的另一侧。
[0059]在上述实施例提供的任意一种基板的基础上，基板可为下列基板中的任意一种:
[0060]第一种:设有数据线和栅线的薄膜晶体管基板，数据线和/或栅线形成信号走线SL。
[0061]第二种:设有触控走线的触控基板，触控走线形成信号走线SL。
[0062]第三种:设有公共电极线的彩膜基板，公共电极线形成信号走线SL。
[0063]第四种:设有电源信号线的OLED背板，电源信号线形成信号走线SL。
[0064]更进一步地，浮栅结构13可与信号走线SL同层设置，或者，浮栅结构13可与静电释放总线BL同层设置。
[0065]可替换地，在本发明实施例中，除了作为薄膜晶体管的浮栅结构之外，将薄膜晶体管用于输入信号的一极称为源电极，而将用于输出信号的另一极称为漏电极。然而，考虑到薄膜晶体管的源电极和漏电极的对称性，完全可以将二者互换，而不影响本发明实施例的技术方案。
[0066]另外，本发明实施例还提供了一种显示装置，其包括上述任意一种基板。显示装置可以为:液晶面板、电子纸、0LED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0067]显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种基板，包括信号走线和静电释放总线，所述信号走线与所述静电释放总线之间设有薄膜晶体管，所述薄膜晶体管包括源电极、漏电极和有源层;所述源电极与所述信号走线电连接，所述漏电极与所述静电释放总线电连接;其特征在于，所述薄膜晶体管还包括与所述有源层相对的浮栅结构，且所述浮栅结构与所述信号走线之间设有至少一对尖端放电结构，和/或所述浮栅结构与所述静电释放总线之间设有至少一对尖端放电结构。2.根据权利要求1所述的基板，其特征在于，所述薄膜晶体管的有源层为氧化物半导体材料。3.根据权利要求1所述的基板，其特征在于，所述静电释放总线上设有与至少一条所述信号走线一一对应的延伸部;每一对相互对应的信号走线和延伸部中: 所述延伸部的至少一部分的延伸方向与所述信号走线的延伸方向平行，且所述延伸部与所述信号走线之间设有一个所述薄膜晶体管;所述薄膜晶体管中，漏电极与所述延伸部电连接;所述浮栅结构的长度方向与所述信号走线延伸方向平行，且所述浮栅结构与所述静电释放总线之间的尖端放电结构位于所述浮栅结构与所述延伸部之间。4.根据权利要求1所述的基板，其特征在于，所述静电释放总线上设有与至少一条所述信号走线一一对应的延伸部;每一对相互对应的信号走线和延伸部中: 所述延伸部的至少一部分的延伸方向与所述信号走线的延伸方向平行，且所述延伸部与所述信号走线之间设有一个所述薄膜晶体管;所述薄膜晶体管中，漏电极与所述延伸部电连接;所述浮栅结构的长度方向与所述信号走线延伸方向垂直，且所述浮栅结构与所述静电释放总线之间的尖端放电结构位于所述浮栅结构与所述延伸部之间。5.根据权利要求1所述的基板，其特征在于，所述信号走线的延伸方向与所述静电释放总线的延伸方向相交，所述信号走线与所述静电释放总线之间的薄膜晶体管中，浮栅结构的长度方向与所述信号走线的延伸方向平行，或者，浮栅结构的长度方向与所述静电释放总线的延伸方向平行。6.根据权利要求1-5任一项所述的基板，其特征在于，至少一个所述薄膜晶体管具有的浮栅结构与所述信号走线之间设有两对所述尖端放电结构，沿所述浮栅结构的长度方向，两对所述尖端放电结构中，一对尖端放电结构设置于所述薄膜晶体管的有源层一侧，另一对尖端放电结构设置于所述薄膜晶体管的有源层的另一侧。7.根据权利要求1-5任一项所述的基板，其特征在于，所述浮栅结构与所述静电释放总线之间设有一对尖端放电结构，沿所述浮栅结构的长度方向，所述浮栅结构与所述静电释放总线之间的尖端放电结构处于所述浮栅结构的中部。8.根据权利要求1-5任一项所述的基板，其特征在于，所述浮栅结构与所述静电释放总线之间设有一对尖端放电结构，所述浮栅结构与所述信号走线之间设有一对尖端放电结构，沿所述浮栅结构的长度方向，所述浮栅结构与所述静电释放总线之间的一对尖端放电结构设置于所述薄膜晶体管的有源层一侧，所述浮栅结构与所述信号走线之间的一对尖端放电结构设置于所述薄膜晶体管的有源层的另一侧。9.根据权利要求1-5任一项所述的基板，其特征在于，所述基板为设有数据线和栅线的薄膜晶体管基板，所述数据线和/或栅线形成所述信号走线。10.根据权利要求1-5任一项所述的基板，其特征在于，所述基板为设有触控走线的触控基板，所述触控走线形成所述信号走线。11.根据权利要求1-5任一项所述的基板，其特征在于，所述基板为设有公共电极线的彩膜基板，所述公共电极线形成所述信号走线。12.根据权利要求1-5任一项所述的基板，其特征在于，所述基板为设有电源信号线的OLED背板，所述电源信号线形成所述信号走线。13.根据权利要求1-5任一项所述的基板，其特征在于，所述浮栅结构与所述信号走线同层设置，或者，所述浮栅结构与所述静电释放总线同层设置。14.一种显示装置，其特征在于，包括如权利要求1-13任一项所述的基板。
【专利摘要】本发明涉及显示技术领域，特别涉及一种基板及显示装置。该基板包括信号走线和静电释放总线，信号走线与静电释放总线之间设有薄膜晶体管，薄膜晶体管包括源电极、漏电极、有源层和与有源层相对的浮栅结构；源电极与信号走线电连接，漏电极与静电释放总线电连接；浮栅结构与信号走线之间设有至少一对尖端放电结构，和/或浮栅结构与静电释放总线之间设有至少一对尖端放电结构。上述基板通过设置在薄膜晶体管与信号走线和静电释放总线之间的尖端放电结构快速释放静电，并且基板中用于释放静电的结构占用的空间较小，有利于基板中结构以及走线的布局。
【IPC分类】G02F1/1362, H01L23/60
【公开号】CN105487317
【申请号】CN201610048872
【发明人】徐攀, 李永谦, 李全虎
【申请人】京东方科技集团股份有限公司
【公开日】2016年4月13日
【申请日】2016年1月25日
【技术领域】
[0001]本发明涉及显示技术领域，特别涉及一种基板及显示装置。
【背景技术】
[0002]现有显示装置为了达到防静电的目的，一般在基板上设有静电释放(ESD)装置。现有的静电释放装置采用浮栅结构(Gate Floating)释放多余电荷，静电释放装置的电路原理图如图1所示，在信号线(Signal Line)B和总线(Bus line)A之间连接有薄膜晶体管(TFT)lOl、耦合电容C1和耦合电容C2，并且其中一个耦合电容C1设置在薄膜晶体管101的浮栅结构与源电极之间，另一个耦合电容C2连接在薄膜晶体管101的浮栅结构与漏电极之间。
[0003]静电释放装置在正常工作过程中，为了减小漏电流，并保证信号正常工作，需要将耦合电容C1和耦合电容C2的电容值设置的足够大，而耦合电容的电容值较大时耦合电容的体积也较大，导致需要占用较大的布置空间，因此，现有静电释放装置存在因占用较大布置空间而不利于结构及走线布局的问题。
【发明内容】
[0004]本发明提供了一种基板及显示装置，该基板中用于释放静电的结构占用的空间较小，有利于基板中结构以及走线的布局。
[0005]为达到上述目的，本发明提供以下技术方案:
[0006]—种基板，包括信号走线和静电释放总线，所述信号走线和所述静电释放总线之间设有薄膜晶体管，所述薄膜晶体管包括源电极、漏电极、有源层和与所述有源层相对的浮栅结构;所述源电极与所述信号走线电连接，所述漏电极与所述静电释放总线电连接;所述浮栅结构与所述信号走线之间设有至少一对尖端放电结构，和/或所述浮栅结构与所述静电释放总线之间设有至少一对尖端放电结构。
[0007]在上述基板中，浮栅结构与信号走线之间设有的至少一对尖端放电结构用于:
[0008]当在信号走线上因集聚较多静电荷而出现瞬间高电压时，信号走线会通过其与浮栅结构之间设置的至少一对尖端放电结构进行尖端放电，进而使浮栅结构具有高电位，进而，薄膜晶体管的有源层在浮栅结构的作用下转换为导体状态，进而将薄膜晶体管的源电极和漏电极导通，从而使集聚在信号走线上的静电荷通过瞬间导通的薄膜晶体管流向静电释放总线进行静电释放。
[0009]同理，在上述基板中，浮栅结构与静电释放总线之间设有的至少一对尖端放电结构用于:
[0010]当静电释放总线上因集聚较多静电荷而出现瞬间高电压时，静电释放总线会通过其与浮栅结构之间设置的至少一对尖端放电结构进行尖端放电，进而使浮栅结构具有高电位，进而，薄膜晶体管的有源层在浮栅结构的作用下转换为导体状态，进而将薄膜晶体管的源电极和漏电极导通，使集聚在静电释放总线上的静电荷通过瞬间导通的薄膜晶体管流向信号走线进行静电释放。
[0011]上述基板能够通过设置在薄膜晶体管的浮栅结构与信号走线和/或静电释放总线之间的尖端放电结构快速释放静电，因为尖端放电结构具有结构简单和体积小的特点，所以基板中用于释放静电的结构占用的空间较小，有利于基板中结构以及走线的布局。
[0012]优选地，所述薄膜晶体管的有源层为氧化物半导体材料。
[0013]优选地，所述静电释放总线上设有与至少一条所述信号走线一一对应的延伸部；每一对相互对应的信号走线和延伸部中:
[0014]所述延伸部的至少一部分的延伸方向与所述信号走线的延伸方向平行，且所述延伸部与所述信号走线之间设有一个所述薄膜晶体管;所述薄膜晶体管中，漏电极与所述延伸部电连接;所述浮栅结构的长度方向与所述信号走线延伸方向平行，且所述浮栅结构与所述静电释放总线之间的尖端放电结构位于所述浮栅结构与所述延伸部之间。
[0015]优选地，所述静电释放总线上设有与至少一条所述信号走线一一对应的延伸部；每一对相互对应的信号走线和延伸部中:
[0016]所述延伸部的至少一部分的延伸方向与所述信号走线的延伸方向平行，且所述延伸部与所述信号走线之间设有一个所述薄膜晶体管;所述薄膜晶体管中，漏电极与所述延伸部电连接;所述浮栅结构的长度方向与所述信号走线延伸方向垂直，且所述浮栅结构与所述静电释放总线之间的尖端放电结构位于所述浮栅结构与所述延伸部之间。
[0017]优选地，所述信号走线的延伸方向与所述静电释放总线的延伸方向相交，所述信号走线与所述静电释放总线之间的薄膜晶体管中，浮栅结构的长度方向与所述信号走线的延伸方向平行，或者，浮栅结构的长度方向与所述静电释放总线的延伸方向平行。
[0018]优选地，至少一个所述薄膜晶体管具有的浮栅结构与所述信号走线之间设有两对所述尖端放电结构，沿所述浮栅结构的长度方向，两对所述尖端放电结构中，一对尖端放电结构设置于所述薄膜晶体管的有源层一侧，另一对尖端放电结构设置于所述薄膜晶体管的有源层的另一侧。
[0019]优选地，所述浮栅结构与所述静电释放总线之间设有一对尖端放电结构，沿所述浮栅结构的长度方向，所述浮栅结构与所述静电释放总线之间的尖端放电结构处于所述浮栅结构的中部。
[0020]优选地，所述浮栅结构与所述静电释放总线之间设有一对尖端放电结构，所述浮栅结构与所述信号走线之间设有一对尖端放电结构，沿所述浮栅结构的长度方向，所述浮栅结构与所述静电释放总线之间的一对尖端放电结构设置于所述薄膜晶体管的有源层一侧，所述浮栅结构与所述信号走线之间的一对尖端放电结构设置于所述薄膜晶体管的有源层的另一侧。
[0021]优选地，所述基板为设有数据线和栅线的薄膜晶体管基板，所述数据线和/或栅线形成所述信号走线。
[0022]优选地，所述基板为设有触控走线的触控基板，所述触控走线形成所述信号走线。
[0023]优选地，所述基板为设有公共电极线的彩膜基板，所述公共电极线形成所述信号走线。
[0024]优选地，所述基板为设有电源信号线的0LED背板，所述电源信号线形成所述信号走线。
[0025]优选地，所述浮栅结构与所述信号走线同层设置，或者，所述浮栅结构与所述静电释放总线同层设置。
[0026]另外，本发明还提供了一种显示装置，该显示装置包括上述技术方案提供的任意一种基板。
【附图说明】
[0027]图1为现有技术中静电释放装置的工作原理示意图；
[0028]图2为本发明实施例提供的一种基板的静电释放工作原理示意图；
[0029]图3为本发明实施例提供的一种基板的静电释放电路的结构示意图；
[0030]图4为本发明实施例提供的一种基板的静电释放电路的另一种结构示意图；
[0031]图5为本发明实施例提供的一种基板的静电释放电路的第一种布置形式；
[0032]图6为本发明实施例提供的一种基板的静电释放电路的第二种布置形式；
[0033]图7为本发明实施例提供的一种基板的静电释放电路的第三种布置形式；
[0034]图8为本发明实施例提供的一种基板的静电释放电路的第四种布置形式。
【具体实施方式】
[0035]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没 有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0036]本发明实施例提供了一种基板及显示装置，显示装置包括基板，该基板的薄膜晶体管包括与有源层相对的浮栅结构，在浮栅结构与信号走线之间设有至少一对尖端放电结构，和/或浮栅结构与静电释放总线之间设有至少一对尖端放电结构，上述基板中用于释放静电的结构占用的空间较小，有利于基板中结构以及走线的布局。
[0037]上述基板为设置有呈阵列排布的元器件的基板，其中，元器件可以为开关元件、光学元件、感应元件等元器件;基板可以为薄膜晶体管基板、彩膜基板、触控基板、0LED背板等。
[0038]上述信号走线为用于传输电学信号的走线，例如:扫描信号走线、数据信号走线、公共电极走线、触控信号走线、电源信号走线等。
[0039]其中，请参考图2以及图3，本发明一种实施例提供的一种基板，包括信号走线SL和静电释放总线BL，信号走线SL和静电释放总线BL之间设有薄膜晶体管1，薄膜晶体管1包括源电极11、漏电极12、有源层14和与有源层14相对的浮栅结构13;源电极11与信号走线SL电连接，漏电极12与静电释放总线BL电连接;浮栅结构13与信号走线SL之间设有至少一对尖端放电结构3，如图3中所示的一对尖端放电结构3及图4中所示的两对尖端放电结构3，和/或浮栅结构13与静电释放总线BL之间设有至少一对尖端放电结构2，如图3中所示的一对尖端放电结构2及图4中所示的一对尖端放电结构2。
[0040]在上述基板中，浮栅结构13与信号走线SL之间设有的至少一对尖端放电结构3用于:
[0041]当在信号走线SL上因集聚较多静电荷而出现瞬间高电压时，信号走线SL会通过其与浮栅结构13之间设置的至少一对尖端放电结构3进行尖端放电，进而使浮栅结构13具有高电位，进而，薄膜晶体管1的有源层14在浮栅结构13的作用下转换为导体状态，进而将薄膜晶体管1的源电极11和漏电极12导通，从而使集聚在信号走线SL上的静电荷通过瞬间导通的薄膜晶体管1流向静电释放总线BL进行静电释放。
[0042]同理，在上述基板中，浮栅结构13与静电释放总线BL之间设有的至少一对尖端放电结构2用于:
[0043]当静电释放总线BL上因集聚较多静电荷而出现瞬间高电压时，静电释放总线BL会通过其与浮栅结构13之间设置的至少一对尖端放电结构2进行尖端放电，进而使浮栅结构13具有高电位，进而，薄膜晶体管1的有源层14在浮栅结构13的作用下转换为导体状态，进而将薄膜晶体管1的源电极11和漏电极12导通，使集聚在静电释放总线BL上的静电荷通过瞬间导通的薄膜晶体管1流向信号走线SL进行静电释放。
[0044]上述基板能够通过设置在薄膜晶体管1的浮栅结构13与信号走线SL和/或静电释放总线BL之间的尖端放电结构快速释放静电，因为尖端放电结构具有结构简单和体积小的特点，所以基板中用于释放静电的结构占用的空间较小，有利于基板中结构以及走线的布局。
[0045]具体地，薄膜晶体管1的有源层14为氧化物半导体材料。
[0046]由于薄膜晶体管1的有源层14为氧化物半导体材料，因此，该有源层14能够增大薄膜晶体管1的沟道长度(Channel Length)，并能够有效减小薄膜晶体管1的阈值电压漂移(Vth shift)和氧化物薄膜晶体管(oxide TFT)漏电带来的影响，还能进一步减小布置空间。
[0047]上述实施例提供的基板中，信号走线SL、静电释放总线BL和浮栅结构13可以有以下多种布置方式:
[0048]方式一:如图5结构所示，信号走线SL与静电释放总线BL平行，静电释放总线BL上设有与多条信号走线SL—一对应的延伸部，如图5中结构所示的延伸部BL1、延伸部BL2至延伸部BLn;每一对相互对应的信号走线SL和延伸部中:
[0049]延伸部的至少一部分的延伸方向与信号走线SL的延伸方向平行，且延伸部与信号走线SL之间设有一个薄膜晶体管1;薄膜晶体管1中，漏电极12与延伸部电连接;浮栅结构13的长度方向与信号走线SL延伸方向平行，且浮栅结构13与静电释放总线BL之间的尖端放电结构2位于浮栅结构13与延伸部之间。
[0050]方式二:如图6结构所示，信号走线SL与静电释放总线BL平行，静电释放总线BL上设有与多条信号走线SL—一对应的延伸部，如图6中结构所示的延伸部BL1、延伸部BL2至延伸部BLn;每一对相互对应的信号走线SL和延伸部中:
[0051]延伸部的至少一部分的延伸方向与信号走线SL的延伸方向平行，且延伸部与信号走线SL之间设有一个薄膜晶体管1;薄膜晶体管1中，漏电极12与延伸部电连接;浮栅结构13的长度方向与信号走线SL延伸方向垂直，且浮栅结构13与静电释放总线BL之间的尖端放电结构2位于浮栅结构13与延伸部之间。
[0052]方式三:信号走线SL的延伸方向与静电释放总线BL的延伸方向相交，如图7结构所示，信号走线SL的延伸方向与静电释放总线BL的延伸方向垂直相交，信号走线SL与静电释放总线BL之间的薄膜晶体管1中，浮栅结构13的长度方向与信号走线SL的延伸方向平行。
[0053]方式四:信号走线SL的延伸方向与静电释放总线BL的延伸方向相交，如图8结构所示，信号走线SL的延伸方向与静电释放总线BL的延伸方向垂直相交，信号走线SL与静电释放总线BL之间的薄膜晶体管1中，浮栅结构13的长度方向与静电释放总线BL的延伸方向平行。
[0054]在上述基板的方式三的基础上，一种优选的实施方式中，如图4结构所示，至少一个薄膜晶体管1具有的浮栅结构13与信号走线SL之间设有两对尖端放电结构3，沿浮栅结构13的长度方向，两对尖端放电结构3中，一对尖端放电结构3设置于薄膜晶体管1的有源层14一侧，另一对尖端放电结构3设置于薄膜晶体管1的有源层14的另一侧。
[0055]如图4结构所示，由于基板在薄膜晶体管1的浮栅结构13与信号走线SL之间设有两对尖端放电结构3，且沿浮栅结构13的长度方向，在薄膜晶体管1的有源层14两侧分别设有一对尖端放电结构3;因此，当在信号走线SL上因集聚较多静电荷而出现瞬间高电压时，集聚在信号走线SL上的静电荷能够通过分别位于薄膜晶体管1的有源层14两侧的尖端放电结构3快速释放静电荷，使静电荷能够更加快速地均匀分布于浮栅结构13中，使浮栅结构13快速具有高电位，进而使薄膜晶体管1的有源层14在浮栅结构13的作用下缩短转换为导体状态的时间，缩短使薄膜晶体管1的源电极11和漏电极12导通的时间，从而使集聚在信号走线SL上的静电荷通过瞬间导通的薄膜晶体管1流向静电释放总线BL进行静电释放，有利于提高静电释放速度。
[0056]具体地，如图4结构所示，浮栅结构13与静电释放总线BL之间设有一对尖端放电结构2，沿浮栅结构13的长度方向，浮栅结构13与静电释放总线BL之间的尖端放电结构2处于浮栅结构13的中部。
[0057]如图4结构所示，当在静电释放总线BL上因集聚较多静电荷而出现瞬间高电压时，静电释放总线BL上集聚的静电荷可通过设置在浮栅结构13与静电释放总线BL之间的一对尖端放电结构2快速释放静电荷，由于沿浮栅结构13的长度方向，尖端放电结构2位于浮栅结构13的中部，因此静电荷能够从浮栅结构13中部快速均匀分 布到浮栅结构13的两端，使浮栅结构13快速具有高电位，进而使薄膜晶体管1的有源层14在浮栅结构13的作用下缩短转换为导体状态的时间，缩短使薄膜晶体管1的源电极11和漏电极12导通的时间，从而使集聚在静电释放总线BL上的静电荷通过瞬间导通的薄膜晶体管1流向信号走线BL上进行静电释放，进一步提高静电释放速度。当然，为了进一步提高静电释放速度，也可以在浮栅结构13与静电释放总线BL之间设置两对或多对尖端放电结构2。
[0058]在上述基板的方式三的基础上，具体地，如图3结构所示，信号走线SL的延伸方向与静电释放总线BL的延伸方向垂直，浮栅结构13与静电释放总线BL之间设有一对尖端放电结构2，浮栅结构13与信号走线SL之间设有一对尖端放电结构3，沿浮栅结构13的长度方向，浮栅结构13与静电释放总线BL之间的一对尖端放电结构2设置于薄膜晶体管1的有源层14一侧，浮栅结构13与信号走线SL之间的一对尖端放电结构3设置于薄膜晶体管1的有源层14的另一侧。
[0059]在上述实施例提供的任意一种基板的基础上，基板可为下列基板中的任意一种:
[0060]第一种:设有数据线和栅线的薄膜晶体管基板，数据线和/或栅线形成信号走线SL。
[0061]第二种:设有触控走线的触控基板，触控走线形成信号走线SL。
[0062]第三种:设有公共电极线的彩膜基板，公共电极线形成信号走线SL。
[0063]第四种:设有电源信号线的OLED背板，电源信号线形成信号走线SL。
[0064]更进一步地，浮栅结构13可与信号走线SL同层设置，或者，浮栅结构13可与静电释放总线BL同层设置。
[0065]可替换地，在本发明实施例中，除了作为薄膜晶体管的浮栅结构之外，将薄膜晶体管用于输入信号的一极称为源电极，而将用于输出信号的另一极称为漏电极。然而，考虑到薄膜晶体管的源电极和漏电极的对称性，完全可以将二者互换，而不影响本发明实施例的技术方案。
[0066]另外，本发明实施例还提供了一种显示装置，其包括上述任意一种基板。显示装置可以为:液晶面板、电子纸、0LED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0067]显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种基板，包括信号走线和静电释放总线，所述信号走线与所述静电释放总线之间设有薄膜晶体管，所述薄膜晶体管包括源电极、漏电极和有源层;所述源电极与所述信号走线电连接，所述漏电极与所述静电释放总线电连接;其特征在于，所述薄膜晶体管还包括与所述有源层相对的浮栅结构，且所述浮栅结构与所述信号走线之间设有至少一对尖端放电结构，和/或所述浮栅结构与所述静电释放总线之间设有至少一对尖端放电结构。2.根据权利要求1所述的基板，其特征在于，所述薄膜晶体管的有源层为氧化物半导体材料。3.根据权利要求1所述的基板，其特征在于，所述静电释放总线上设有与至少一条所述信号走线一一对应的延伸部;每一对相互对应的信号走线和延伸部中: 所述延伸部的至少一部分的延伸方向与所述信号走线的延伸方向平行，且所述延伸部与所述信号走线之间设有一个所述薄膜晶体管;所述薄膜晶体管中，漏电极与所述延伸部电连接;所述浮栅结构的长度方向与所述信号走线延伸方向平行，且所述浮栅结构与所述静电释放总线之间的尖端放电结构位于所述浮栅结构与所述延伸部之间。4.根据权利要求1所述的基板，其特征在于，所述静电释放总线上设有与至少一条所述信号走线一一对应的延伸部;每一对相互对应的信号走线和延伸部中: 所述延伸部的至少一部分的延伸方向与所述信号走线的延伸方向平行，且所述延伸部与所述信号走线之间设有一个所述薄膜晶体管;所述薄膜晶体管中，漏电极与所述延伸部电连接;所述浮栅结构的长度方向与所述信号走线延伸方向垂直，且所述浮栅结构与所述静电释放总线之间的尖端放电结构位于所述浮栅结构与所述延伸部之间。5.根据权利要求1所述的基板，其特征在于，所述信号走线的延伸方向与所述静电释放总线的延伸方向相交，所述信号走线与所述静电释放总线之间的薄膜晶体管中，浮栅结构的长度方向与所述信号走线的延伸方向平行，或者，浮栅结构的长度方向与所述静电释放总线的延伸方向平行。6.根据权利要求1-5任一项所述的基板，其特征在于，至少一个所述薄膜晶体管具有的浮栅结构与所述信号走线之间设有两对所述尖端放电结构，沿所述浮栅结构的长度方向，两对所述尖端放电结构中，一对尖端放电结构设置于所述薄膜晶体管的有源层一侧，另一对尖端放电结构设置于所述薄膜晶体管的有源层的另一侧。7.根据权利要求1-5任一项所述的基板，其特征在于，所述浮栅结构与所述静电释放总线之间设有一对尖端放电结构，沿所述浮栅结构的长度方向，所述浮栅结构与所述静电释放总线之间的尖端放电结构处于所述浮栅结构的中部。8.根据权利要求1-5任一项所述的基板，其特征在于，所述浮栅结构与所述静电释放总线之间设有一对尖端放电结构，所述浮栅结构与所述信号走线之间设有一对尖端放电结构，沿所述浮栅结构的长度方向，所述浮栅结构与所述静电释放总线之间的一对尖端放电结构设置于所述薄膜晶体管的有源层一侧，所述浮栅结构与所述信号走线之间的一对尖端放电结构设置于所述薄膜晶体管的有源层的另一侧。9.根据权利要求1-5任一项所述的基板，其特征在于，所述基板为设有数据线和栅线的薄膜晶体管基板，所述数据线和/或栅线形成所述信号走线。10.根据权利要求1-5任一项所述的基板，其特征在于，所述基板为设有触控走线的触控基板，所述触控走线形成所述信号走线。11.根据权利要求1-5任一项所述的基板，其特征在于，所述基板为设有公共电极线的彩膜基板，所述公共电极线形成所述信号走线。12.根据权利要求1-5任一项所述的基板，其特征在于，所述基板为设有电源信号线的OLED背板，所述电源信号线形成所述信号走线。13.根据权利要求1-5任一项所述的基板，其特征在于，所述浮栅结构与所述信号走线同层设置，或者，所述浮栅结构与所述静电释放总线同层设置。14.一种显示装置，其特征在于，包括如权利要求1-13任一项所述的基板。
【专利摘要】本发明涉及显示技术领域，特别涉及一种基板及显示装置。该基板包括信号走线和静电释放总线，信号走线与静电释放总线之间设有薄膜晶体管，薄膜晶体管包括源电极、漏电极、有源层和与有源层相对的浮栅结构；源电极与信号走线电连接，漏电极与静电释放总线电连接；浮栅结构与信号走线之间设有至少一对尖端放电结构，和/或浮栅结构与静电释放总线之间设有至少一对尖端放电结构。上述基板通过设置在薄膜晶体管与信号走线和静电释放总线之间的尖端放电结构快速释放静电，并且基板中用于释放静电的结构占用的空间较小，有利于基板中结构以及走线的布局。
【IPC分类】G02F1/1362, H01L23/60
【公开号】CN105487317
【申请号】CN201610048872
【发明人】徐攀, 李永谦, 李全虎
【申请人】京东方科技集团股份有限公司
【公开日】2016年4月13日
【申请日】2016年1月25日
最新回复(0)