一种cmos基准电压源电路和集成电路装置的制造方法
一种cmos基准电压源电路和集成电路装置的制造方法
【技术领域】
[0001 ]本发明涉及电子电路技术领域，具体地，涉及一种CMOS基准电压源电路和集成电 路装置，尤其涉及一种电源独立、低压高PSRR(Power Supply Rejection Ratio,电源抑制 比）的CMOS基准电压源电路(即参考电压产生电路)和具有其的集成电路装置。
【背景技术】
[0002] 混合集成电路是将一个电路中所有元件的功能集中在一个基片上，装配空隙和焊 点少。混合集成电路在手提式装置(例如：智能手机、手提电脑和平板电脑等)方面的广泛应 用，需要集成电路能够在刚好超过M0S管的门槛电压工作，一个核心的设计部分就是参考电 压能够在IV低电压的条件下工作，同时能够对供应电压的变化有很强的抗干扰性。
[0003] 如图1所示的电路中，门槛参考电压设计已不再适合低电压设计，因为此电路设计 要求两个Vgs(即M0S管栅极和源极间之间的电压）的电压降，并且对于供应电压的变化也缺 乏足够的抵抗性。
[0004] 如图2所示的电路中，门槛参考电压设计已经克服了图1所示电路中要求两个Vgs 的电压降，只需一个Vgs，但此电路没有合适的开启电路，并且对电源的变化，也没有表现特 另搞的抵抗性。如图2所示，当电源供应开始时，NM0S管(此和仏)和PM0S管(Pi、P 2and P3)门电 压，没有明确的开启顺序，不适合真正的工业应用。
[0005] 现有技术中，存在功能少、抗干扰性差和适用范围小等缺陷。
【发明内容】
[0006] 本发明的目的在于，针对上述缺陷，提出一种CMOS基准电压源电路和集成电路装 置，以提高基准电压源的抗干扰性。
[0007] 本发明一方面提供一种CMOS基准电压源电路，包括:直流电源、启动电路、启动电 流获取电路和基准电压产生电路，其中，所述直流电源，分别连接于所述启动电路、启动电 流获取电路和基准电压产生电路;所述启动电路、启动电流获取电路和基准电压产生电路 依次连接、且电源抑制比逐级增大;所述启动电路，被配置为当所述直流电源接通时正常启 动，并对产生的电流进行一次整流处理，得到启动电流;所述启动电流获取电路，被配置为 获取所述启动电流并进行二次整流处理，得到基准电流;所述基准电压产生电路，被配置为 获取所述基准电流并进行三次整流处理后，获取所需基准电压。
[0008] 优选地，所述启动电路，包括:相连的启动模块和第一整流模块。
[0009] 优选地，所述启动电流获取电路，包括:相连的第一开关模块和第二整流模块。 [0010]优选地，所述基准电压产生电路，包括:相连的第二开关模块和第三整流模块。 [0011]优选地，所述第一整流模块、第二整流模块和第三整流模块的结构相同、且电源抑 制比逐级增大。
[0012] 优选地，所述第一整流模块，包括：第一PM0S管、第二PM0S管、第一匪0S管、第二 匪0S管和第一上拉电阻；其中，所述第一PM0S管的栅极，分别与第二PM0S管的栅极、第二 PMOS管的漏极、以及第二匪OS管的漏极连接;第一 PMOS管的源极，分别与直流电源、启动模 块的第一连接端、以及第二PM0S管的源极连接;第一 PM0S管的漏极，分别与第一上拉电阻的 第一连接端、以及第一 NM0S管的栅极连接;所述第一 NM0S管的漏极，分别与启动模块的第二 连接端、以及第二NM0S管的栅极连接;所述第一上拉电阻的第二连接端、第一匪0S管的源 极、以及第二NM0S管的源极均接地。
[0013] 优选地，所述启动模块，包括：启动电阻，所述启动电阻的阻值小于第一上拉电阻 的阻值。
[0014] 优选地，所述第一开关模块，包括:第一PM0S开关管;其中，所述第一PM0S开关管的 栅极，连接于前一级整流模块中两个PM0S管的栅极;第一 PM0S开关管的源极，连接于直流电 源;第一 PM0S开关管的漏极，分别连接于本级整流模块中第一匪0S管的漏极和第二匪0S管 的栅极;所述第一开关模块和所述第二开关模块的结构相同。
[0015 ] 优选地，所述直流电源(VDD)为IV直流电源。
[0016] 与上述CMOS基准电压源电路相匹配，本发明另一方面提供一种集成电路装置，包 括：以上所述的CMOS基准电压源电路。
[0017] 本发明的方案，通过启动电路使CMOS基准电压源电路能在各种条件下的正常启 动，通过获取正常启动后的启动电流并进行整流，从而获得稳定的不受电源供应影响的基 准电压(即参考电压V B3)。
[0018] 进一步，本发明的方案，能实现95dB的电源变化抗干扰性，比起图2所示电路的 70dB的抗干扰性，高25dB;并且本发明方案中的开启电路保证了电路能在IV电源的各种复 杂条件中正常工作。
[0019] 由此，本发明的方案解决利用启动电路逐级整流处理，更稳定地获取基准电压源， 提升抗干扰性能、减小受电源供应影响程度的问题，从而，克服现有技术中功能少、抗干扰 性差和适用范围小的缺陷，实现功能多、抗干扰能力强和适用范围大的有益效果。
[0020] 本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变 得显而易见，或者通过实施本发明而了解。
[0021] 下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
【附图说明】
[0022]附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实 施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
[0023]图1为现有技术中一电路的结构示意图；
[0024]图2为现有技术中另一电路的结构不意图；
[0025] 图3为本发明的CMOS基准电压源电路的一实施例的结构示意图；
[0026] 图4为本发明的低压参考电路的一优选实施例的结构示意图；
[0027] 图5为本发明的低压参考电路的直流（DC)分析图，其中，一坐标为直流电源VDD (Supply Voltage Vdd)，另一坐标为基准电压源(Voltage);
[0028] 图6为本发明的低压参考电路的交流（AC)分析图，其中，一坐标为频率 (Frequency)，另一坐标为电源变化抑止能力(Magnitude)。
[0029] 结合附图，本发明实施例中附图标记如下：
[0030] 100-启动电路;200-启动电流获取电路;300-基准电压(VB3)产生电路。
【具体实施方式】
[0031] 为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及 相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一 部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做 出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0032] 根据本发明的实施例，提供了一种CMOS基准电压源电路。该CMOS基准电压源电路 包括:直流电源V DD、启动电路100、启动电流获取电路200和基准电压产生电路300,其中，所 述直流电源VDD，分别连接于所述启动电路100、启动电流获取电路200和基准电压产生电路 300;所述启动电路100、启动电流获取电路200和基准电压产生电路300依次连接、且电源抑 制比（PSRR)逐级增大。所述启动电路100,被配置为当所述直流电源V DD接通时正常启动，并 对产生的电流进行一次整流处理，得到启动电流;所述启动电流获取电路200,被配置为获 取所述启动电流并进行二次整流处理，得到基准电流;所述基准电压产生电路300,被配置 为获取所述基准电流并进行三次整流处理后，获取所需基准电压V B3。通过启动电路可以在 各种条件下进行正常启动，并对正常启动后的启动电流进行整流处理，获得稳定的不受电 源供应影响的基准电压，启动可靠性高，获取的基准电压抗干扰能力强。
[0033]其中，电源抑制比（PSRR)，是把电源的输入与输出看作独立的信号源，输入与输出 的纹波比值即是PSRR，通常用对数形式表示，单位是dB。
[0034] 优选地，所述直流电源(VDD)为IV直流电源。通过电源独立、且在IV低压的条件下， 实现高PSRR的基准电压源，有利于扩大该基准电压源的适用范围，且使用效果好。
[0035] 优选地，所述启动电路100，包括:相连的启动模块和第一整流模块。通过启动模块 与第一整流模块结合的方式，可以在保证正常启动的情况下对产生的电流进行初步整流处 理，以为后续电路提供更加精准的输入电流，电路结构简单，操作可靠性高、稳定性好。 [0036] 在一个实施方式中，所述第一整流模块，包括:第一PM0S管Μη、第二PM0S管M13、第 一匪03管施 2、第二匪03管施4和第一上拉电阻Ri;其中，所述第一PM0S管Μη的栅极，分别与第 二PM0S管Μ13的栅极、第二PM0S管Μ 13的漏极、以及第二匪05管.的漏极连接;第一 PM0S管Μη 的源极，分别与直流电源VDD、启动模块的第一连接端、以及第二PM0S管Μ13的源极连接;第一 PM0S管Μη的漏极，分别与第一上拉电阻仏的第一连接端、以及第一 NM0S管Μ12的栅极连接;所 述第一 NM0S管Μ12的漏极，分别与启动模块的第二连接端、以及第二匪(^管―的栅极连接； 所述第一上拉电阻Ri的第二连接端、第一匪0S管Μ 12的源极、以及第二匪03管.的源极均接 地。通过第一 PM0S管Μη、第二PM0S管Μ13、第一 NM0S管Μ12、第二匪03管施4构成的负反馈环路， 结合启动电阻R〇、第二PM0S管Μ13和第二匪05管％4构成的正反馈环路，且最终构成负反馈环 路，可以保证整体电路的稳定性。
[0037]在一个实施方式中，所述启动模块，包括:启动电阻Ro,所述启动电阻Ro的阻值小于 第一上拉电阻R:的阻值。通过启动电阻对整体电路进行启动，启动方式简单、可靠，有利于 提高整体电路的稳定性和可靠性。
[0038]优选地，所述启动电流获取电路200,包括:相连的第一开关模块和第二整流模块。 通过开关模块与整流模块相结合的方式，获取前级处理所得电流并在本级进行整流处理， 使得电流的获取和整流处理连续、可靠、且稳定性好。
[0039]在一个实施方式中，所述第一开关模块，包括:第一PMOS开关管M25;其中，所述第一 PMOS开关管M25的栅极，连接于前一级整流模块中两个PMOS管的栅极;第一 PMOS开关管M25的 源极，连接于直流电源Vdd;第一PMOS开关管M25的漏极，分别连接于本级整流模块中第一 NMOS管的漏极和第二NMOS管的栅极。通过PMOS管获取前级处理所得电流并控制本级整流处 理，操作方式简单、可靠、且稳定性好。
[0040]优选地，所述基准电压产生电路300，包括:相连的第二开关模块和第三整流模块。 更优选地，所述第一开关模块和所述第二开关模块的结构相同，第一整流模块、第二整流模 块和第三整流模块的结构相同、且电源抑制比(PSRR)逐级增大。通过相同结构、且电源抑制 比逐级增大的整流模块，并通过相同结构的开关模块，可以减小电流逐级流通过程中产生 的损耗和引入的干扰，提高电流 流通方向的一致性和稳定性，进而提升所得基准电压的抗 干扰能力和适应各种低压电源环境的能力。
[0041 ]例如：图4是本发明的电路图，包含三个部分:第一部分(例如：启动电路100)保证 电路能在各种条件下的正常启动，第二部分(例如：启动电流获取电路200)从第一部分获得 启动电流，第三部分(例如:基准电压产生电路300)进一步整流第二部分的电流从而获得稳 定的不受电源供应影响的参考电压V B3。
[0042 ] 当电源启动时，VGS, M14通过IRQ打开Ml4，同时VDS, M14被拉低，使Mil和Ml3打开，然后通过 Iri使Ml2被打开。这样，本发明中的第一部分被成功开启，第二部分和第三部分都能获得前 一级的已经整流的电流，从而得到更进一步的高抗干扰性的参考电压。
[0043] 虽然Μ(η)ι，Μ(η)2，Μ(η)3和M(n)4构建了负反馈的环路，但是M( n)3，M(n)4and M(n)5构建了 正反馈的环路(n = l、2、3，M15代表Ro)，为了保证整体电路的稳定性，最终的整体反馈必须是 负反馈，下面是有关的推导：
[0044] 假设下面是吣^和吣^电流变化，且关系如下：
[0045] lDS,M(n)l = Gl*lDS,M(n)5AlDS,M(n)l = Gl*AlDS,M(n)5 (1);
[0046] 其中，Gi是Μ(η)ι和M(n)5的比例系数，从图4可知，M(n)2中电流变化的小信号关系：
[0047] AlDS,M(n)2 = AlDS,M(n)l*R(n)*GM,M(n)2 (2);
[0048] 其中GM,M(n)2是M(n)2的跨导，且：
[0049] R(n) = (VTH+VDSAT,M(n)2)/lDS,M(n)l (3);
[0050] GM,M(n)2 = 2*lDS,M(n)2/VDSAT,M(n)2 (4);
[0051] 把(3)和(4)放在(2)中，Μω2的电流小信号变化可推导出：
[0052] AlDS,M(n)2>AlDS,M(n)5 (5) 〇
[0053] 其中，
[0054] AlDS,M(n)2
[0055] =AlDS,M(n)l*{ (VTH+VDSAT,M(n)2)/lDS,M(n)l}*GM,M(n)2
[0056] = {Gl*AlDS,M(n)5*(VTH+VDSAT,M(n)2)*2*lDS,M(n)2}/
[0057] (VDSAT,M(n)2*Gl*lDS,M(n)5)
[0058] =2*( l+VTH/VDSAT,M(n)2)*AlDS,M(n)5
[0059] 由公式(5)可知，VDS,M(n)2和VGS,M(n)4的电压下降，导致M(n)l和M(n)3的电流减少，从而 导致整个电路是负反馈的，任何引起参考电压变化的电源变化，在反馈的整流的作用下，都 会受到压制。
[0060] 下面公式推导证明每一部分都会比前一级有更高的电源变化抗干扰性，M(n)dP M(n+1)5B成镜像电路，G 2是M(n)1/M(n+1)5的比例系数。
[0061] lDS,M(n)l = G2*lDS,M(n+l)5AlDS,M(n)l=G2*AlDS,M(n+l)5 (6);
[0062] 其中G2需要比61大，这样才有后一级更好的电源变化抑止性，如62是5，那6 1就得设 成小于5:
[0063] G2/Gi>1 (7)；
[0064] 把(1)和(7)代入(6)，得到：
[0065] AlDS,M(n)l>AlDS,M(n+l)l (8);
[0066] 其中，AlDS,M(n)l = G2*(AlDS,M(n+l)l/Gl) = (G2/Gl)*AlDS,M(n+l)l。
[0067] 综上所示，公式(5)的推导公式证明本发明中的每一部分都可保证是负反馈，
[0068] 公式（8)的推导公式证明本发明中的后一级比前一级都有更高的电源变化抑止 性。
[0069] 参见表2,若增加整流的级数，可以进一步提高电源变化抑制性。其中，具体增加整 流级数时，需要根据应用的需求，使整流级数和带宽取得相应的平衡。
[0070] 仿真结果和讨论：图5显示了各部分的参考电压在电源从0V到5V的变化情况，在IV 的电源供应时，参考电压都能正常工作。图6显示了各部分参考电压的电源变化抑止能力即 PSRR的能力，其中VB^13dB，VB2是40dB，VB3是95dB。在同等情况下，图2所示电路只能达到 70dB〇
[0071] 以上仿真所用的模型是AMIS(AMI Semiconductor，阿美族）的0·5μπι的CMOS工艺， 仿真工具是Mentor Graphics(明导，简称Mentor，是电子设计自动化技术的领导产商）。表1 列出了本发明中各点的PSRR和带宽(V DD=1V)，表2列出了本发明中各个M0S和电阻值的大 小。
[0072] 其中，IV的供应电压，略高于晶体管的门槛电压。如果门槛电压随着工艺的进一步 提高，IV的供应电压还可以进一步降低;供应电压的降低，可有效降低晶体管的功耗，提高 晶体管所属集成电路装置的工作效率，例如:手机电池可进一步提高续航能力。
[0073] ^1
[0075] 表 2
[0076]
[0078] 经大量的试验验证，采用本实施例的技术方案，通过启动电路使CMOS基准电压源 电路能在各种条件下的正常启动，通过获取正常启动后的启动电流并进行整流，从而获得 稳定的不受电源供应影响的基准电压(即参考电压V B3)。
[0079] 根据本发明的实施例，还提供了对应于CMOS基准电压源电路的一种集成电路装 置。该集成电路装置包括：以上所述的CMOS基准电压源电路。
[0080] 由于本实施例的集成电路装置所实现的处理及功能基本相应于前述图3至图6所 示的CMOS基准电压源电路的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参 见前述实施例中的相关说明，在此不做赘述。
[0081] 经大量的试验验证，采用本发明的技术方案，能实现95dB的电源变化抗干扰性，比 起图2所示电路的70dB的抗干扰性，高25dB;并且本发明方案中的开启电路保证了电路能在 IV电源的各种复杂条件中正常工作。
[0082] 综上，本领域技术人员容易理解的是，在不冲突的前提下，上述各有利方式可以自 由地组合、叠加。
[0083] 以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人 员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、 等同替换、改进等，均应包含在本发明的权利要求范围之内。
【主权项】
1. 一种CMOS基准电压源电路，其特征在于，包括:直流电源(VDD)、启动电路（100)、启动 电流获取电路(200)和基准电压产生电路(300)，其中， 所述直流电源(VDD )，分别连接于所述启动电路（100 )、启动电流获取电路(200)和基准 电压产生电路(300);所述启动电路（100)、启动电流获取电路(200)和基准电压产生电路 (300)依次连接、且电源抑制比(PSRR)逐级增大； 所述启动电路（100)，被配置为当所述直流电源(VDD)接通时正常启动，并对产生的电流 进行一次整流处理，得到启动电流； 所述启动电流获取电路(200)，被配置为获取所述启动电流并进行二次整流处理，得到 基准电流； 所述基准电压产生电路(300)，被配置为获取所述基准电流并进行三次整流处理后，获 取所需基准电压(VB3)。2. 根据权利要求1所述的电路，其特征在于，所述启动电路（10 0 )，包括:相连的启动模 块和第一整流模块。3. 根据权利要求1或2所述的电路，其特征在于，所述启动电流获取电路(200)，包括:相 连的第一开关模块和第二整流模块。4. 根据权利要求1-3之一所述的电路，其特征在于，所述基准电压产生电路（300)，包 括:相连的第二开关模块和第三整流模块。5. 根据权利要求4所述的电路，其特征在于，所述第一整流模块、第二整流模块和第三 整流模块的结构相同、且电源抑制比(PSRR)逐级增大。6. 根据权利要求5所述的电路，其特征在于，所述第一整流模块，包括：第一PM0S管 (Mu)、第二PM0S管(M13)、第一NM0S管(M12)、第二NM0S管(Mw)和第一上拉电阻(Ri);其中， 所述第一PM0S管(Μη)的栅极，分别与第二PM0S管(M13)的栅极、第二PM0S管(M13)的漏 极、以及第二NM0S管(Mw)的漏极连接;第一PM0S管(Μη)的源极，分别与直流电源(VDD)、启动 模块的第一连接端、以及第二PM0S管(M13)的源极连接;第一PM0S管(Μη)的漏极，分别与第 一上拉电阻(R0的第一连接端、以及第一NM0S管(Μ12)的栅极连接； 所述第一NM0S管(Μ12)的漏极，分别与启动模块的第二连接端、以及第二NM0S管(Μ14)的 栅极连接； 所述第一上拉电阻(Ri)的第二连接端、第一NM0S管(Μ12)的源极、以及第二匪0S管(Μ14) 的源极均接地。7. 根据权利要求6所述的电路，其特征在于，所述启动模块，包括:启动电阻(R〇)，所述启 动电阻(Ro)的阻值小于第一上拉电阻(fo)的阻值。8. 根据权利要求6或7所述的电路，其特征在于，所述第一开关模块，包括:第一PM0S开 关管(M25);其中， 所述第一PM0S开关管(M25)的栅极，连接于前一级整流模块中两个PM0S管的栅极;第一PM0S开关管(M25)的源极，连接于直流电源(VDD);第一PM0S开关管(M25)的漏极，分别连接于 本级整流模块中第一NM0S管的漏极和第二NM0S管的栅极； 所述第一开关模块和所述第二开关模块的结构相同。9. 根据权利要求1-8之一所述的电路，其特征在于，所述直流电源(VDD)为IV直流电源。10. -种集成电路装置，其特征在于，包括:如权利要求1-9任一所述的CMOS基准电压源 电路。
【专利摘要】本发明公开了一种CMOS基准电压源电路和集成电路装置，该电路包括：直流电源，分别连接于启动电路、启动电流获取电路和基准电压产生电路；启动电路、启动电流获取电路和基准电压产生电路依次连接、且电源抑制比逐级增大；启动电路，被配置为当直流电源接通时正常启动，并对产生的电流进行一次整流处理，得到启动电流；启动电流获取电路，被配置为获取启动电流并进行二次整流处理，得到基准电流；基准电压产生电路，被配置为获取基准电流并进行三次整流处理后，获取所需基准电压。本发明的方案，可以克服现有技术中功能少、抗干扰性差和适用范围小等缺陷，实现功能多、抗干扰能力强和适用范围大的有益效果。
【IPC分类】G05F3/26
【公开号】CN105487592
【申请号】CN201610040058
【发明人】杨文解
【申请人】珠海格力电器股份有限公司
【公开日】2016年4月13日
【申请日】2016年1月21日
【技术领域】
[0001 ]本发明涉及电子电路技术领域，具体地，涉及一种CMOS基准电压源电路和集成电 路装置，尤其涉及一种电源独立、低压高PSRR(Power Supply Rejection Ratio,电源抑制 比）的CMOS基准电压源电路(即参考电压产生电路)和具有其的集成电路装置。
【背景技术】
[0002] 混合集成电路是将一个电路中所有元件的功能集中在一个基片上，装配空隙和焊 点少。混合集成电路在手提式装置(例如：智能手机、手提电脑和平板电脑等)方面的广泛应 用，需要集成电路能够在刚好超过M0S管的门槛电压工作，一个核心的设计部分就是参考电 压能够在IV低电压的条件下工作，同时能够对供应电压的变化有很强的抗干扰性。
[0003] 如图1所示的电路中，门槛参考电压设计已不再适合低电压设计，因为此电路设计 要求两个Vgs(即M0S管栅极和源极间之间的电压）的电压降，并且对于供应电压的变化也缺 乏足够的抵抗性。
[0004] 如图2所示的电路中，门槛参考电压设计已经克服了图1所示电路中要求两个Vgs 的电压降，只需一个Vgs，但此电路没有合适的开启电路，并且对电源的变化，也没有表现特 另搞的抵抗性。如图2所示，当电源供应开始时，NM0S管(此和仏)和PM0S管(Pi、P 2and P3)门电 压，没有明确的开启顺序，不适合真正的工业应用。
[0005] 现有技术中，存在功能少、抗干扰性差和适用范围小等缺陷。
【发明内容】
[0006] 本发明的目的在于，针对上述缺陷，提出一种CMOS基准电压源电路和集成电路装 置，以提高基准电压源的抗干扰性。
[0007] 本发明一方面提供一种CMOS基准电压源电路，包括:直流电源、启动电路、启动电 流获取电路和基准电压产生电路，其中，所述直流电源，分别连接于所述启动电路、启动电 流获取电路和基准电压产生电路;所述启动电路、启动电流获取电路和基准电压产生电路 依次连接、且电源抑制比逐级增大;所述启动电路，被配置为当所述直流电源接通时正常启 动，并对产生的电流进行一次整流处理，得到启动电流;所述启动电流获取电路，被配置为 获取所述启动电流并进行二次整流处理，得到基准电流;所述基准电压产生电路，被配置为 获取所述基准电流并进行三次整流处理后，获取所需基准电压。
[0008] 优选地，所述启动电路，包括:相连的启动模块和第一整流模块。
[0009] 优选地，所述启动电流获取电路，包括:相连的第一开关模块和第二整流模块。 [0010]优选地，所述基准电压产生电路，包括:相连的第二开关模块和第三整流模块。 [0011]优选地，所述第一整流模块、第二整流模块和第三整流模块的结构相同、且电源抑 制比逐级增大。
[0012] 优选地，所述第一整流模块，包括：第一PM0S管、第二PM0S管、第一匪0S管、第二 匪0S管和第一上拉电阻；其中，所述第一PM0S管的栅极，分别与第二PM0S管的栅极、第二 PMOS管的漏极、以及第二匪OS管的漏极连接;第一 PMOS管的源极，分别与直流电源、启动模 块的第一连接端、以及第二PM0S管的源极连接;第一 PM0S管的漏极，分别与第一上拉电阻的 第一连接端、以及第一 NM0S管的栅极连接;所述第一 NM0S管的漏极，分别与启动模块的第二 连接端、以及第二NM0S管的栅极连接;所述第一上拉电阻的第二连接端、第一匪0S管的源 极、以及第二NM0S管的源极均接地。
[0013] 优选地，所述启动模块，包括：启动电阻，所述启动电阻的阻值小于第一上拉电阻 的阻值。
[0014] 优选地，所述第一开关模块，包括:第一PM0S开关管;其中，所述第一PM0S开关管的 栅极，连接于前一级整流模块中两个PM0S管的栅极;第一 PM0S开关管的源极，连接于直流电 源;第一 PM0S开关管的漏极，分别连接于本级整流模块中第一匪0S管的漏极和第二匪0S管 的栅极;所述第一开关模块和所述第二开关模块的结构相同。
[0015 ] 优选地，所述直流电源(VDD)为IV直流电源。
[0016] 与上述CMOS基准电压源电路相匹配，本发明另一方面提供一种集成电路装置，包 括：以上所述的CMOS基准电压源电路。
[0017] 本发明的方案，通过启动电路使CMOS基准电压源电路能在各种条件下的正常启 动，通过获取正常启动后的启动电流并进行整流，从而获得稳定的不受电源供应影响的基 准电压(即参考电压V B3)。
[0018] 进一步，本发明的方案，能实现95dB的电源变化抗干扰性，比起图2所示电路的 70dB的抗干扰性，高25dB;并且本发明方案中的开启电路保证了电路能在IV电源的各种复 杂条件中正常工作。
[0019] 由此，本发明的方案解决利用启动电路逐级整流处理，更稳定地获取基准电压源， 提升抗干扰性能、减小受电源供应影响程度的问题，从而，克服现有技术中功能少、抗干扰 性差和适用范围小的缺陷，实现功能多、抗干扰能力强和适用范围大的有益效果。
[0020] 本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变 得显而易见，或者通过实施本发明而了解。
[0021] 下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
【附图说明】
[0022]附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实 施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
[0023]图1为现有技术中一电路的结构示意图；
[0024]图2为现有技术中另一电路的结构不意图；
[0025] 图3为本发明的CMOS基准电压源电路的一实施例的结构示意图；
[0026] 图4为本发明的低压参考电路的一优选实施例的结构示意图；
[0027] 图5为本发明的低压参考电路的直流（DC)分析图，其中，一坐标为直流电源VDD (Supply Voltage Vdd)，另一坐标为基准电压源(Voltage);
[0028] 图6为本发明的低压参考电路的交流（AC)分析图，其中，一坐标为频率 (Frequency)，另一坐标为电源变化抑止能力(Magnitude)。
[0029] 结合附图，本发明实施例中附图标记如下：
[0030] 100-启动电路;200-启动电流获取电路;300-基准电压(VB3)产生电路。
【具体实施方式】
[0031] 为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及 相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一 部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做 出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0032] 根据本发明的实施例，提供了一种CMOS基准电压源电路。该CMOS基准电压源电路 包括:直流电源V DD、启动电路100、启动电流获取电路200和基准电压产生电路300,其中，所 述直流电源VDD，分别连接于所述启动电路100、启动电流获取电路200和基准电压产生电路 300;所述启动电路100、启动电流获取电路200和基准电压产生电路300依次连接、且电源抑 制比（PSRR)逐级增大。所述启动电路100,被配置为当所述直流电源V DD接通时正常启动，并 对产生的电流进行一次整流处理，得到启动电流;所述启动电流获取电路200,被配置为获 取所述启动电流并进行二次整流处理，得到基准电流;所述基准电压产生电路300,被配置 为获取所述基准电流并进行三次整流处理后，获取所需基准电压V B3。通过启动电路可以在 各种条件下进行正常启动，并对正常启动后的启动电流进行整流处理，获得稳定的不受电 源供应影响的基准电压，启动可靠性高，获取的基准电压抗干扰能力强。
[0033]其中，电源抑制比（PSRR)，是把电源的输入与输出看作独立的信号源，输入与输出 的纹波比值即是PSRR，通常用对数形式表示，单位是dB。
[0034] 优选地，所述直流电源(VDD)为IV直流电源。通过电源独立、且在IV低压的条件下， 实现高PSRR的基准电压源，有利于扩大该基准电压源的适用范围，且使用效果好。
[0035] 优选地，所述启动电路100，包括:相连的启动模块和第一整流模块。通过启动模块 与第一整流模块结合的方式，可以在保证正常启动的情况下对产生的电流进行初步整流处 理，以为后续电路提供更加精准的输入电流，电路结构简单，操作可靠性高、稳定性好。 [0036] 在一个实施方式中，所述第一整流模块，包括:第一PM0S管Μη、第二PM0S管M13、第 一匪03管施 2、第二匪03管施4和第一上拉电阻Ri;其中，所述第一PM0S管Μη的栅极，分别与第 二PM0S管Μ13的栅极、第二PM0S管Μ 13的漏极、以及第二匪05管.的漏极连接;第一 PM0S管Μη 的源极，分别与直流电源VDD、启动模块的第一连接端、以及第二PM0S管Μ13的源极连接;第一 PM0S管Μη的漏极，分别与第一上拉电阻仏的第一连接端、以及第一 NM0S管Μ12的栅极连接;所 述第一 NM0S管Μ12的漏极，分别与启动模块的第二连接端、以及第二匪(^管―的栅极连接； 所述第一上拉电阻Ri的第二连接端、第一匪0S管Μ 12的源极、以及第二匪03管.的源极均接 地。通过第一 PM0S管Μη、第二PM0S管Μ13、第一 NM0S管Μ12、第二匪03管施4构成的负反馈环路， 结合启动电阻R〇、第二PM0S管Μ13和第二匪05管％4构成的正反馈环路，且最终构成负反馈环 路，可以保证整体电路的稳定性。
[0037]在一个实施方式中，所述启动模块，包括:启动电阻Ro,所述启动电阻Ro的阻值小于 第一上拉电阻R:的阻值。通过启动电阻对整体电路进行启动，启动方式简单、可靠，有利于 提高整体电路的稳定性和可靠性。
[0038]优选地，所述启动电流获取电路200,包括:相连的第一开关模块和第二整流模块。 通过开关模块与整流模块相结合的方式，获取前级处理所得电流并在本级进行整流处理， 使得电流的获取和整流处理连续、可靠、且稳定性好。
[0039]在一个实施方式中，所述第一开关模块，包括:第一PMOS开关管M25;其中，所述第一 PMOS开关管M25的栅极，连接于前一级整流模块中两个PMOS管的栅极;第一 PMOS开关管M25的 源极，连接于直流电源Vdd;第一PMOS开关管M25的漏极，分别连接于本级整流模块中第一 NMOS管的漏极和第二NMOS管的栅极。通过PMOS管获取前级处理所得电流并控制本级整流处 理，操作方式简单、可靠、且稳定性好。
[0040]优选地，所述基准电压产生电路300，包括:相连的第二开关模块和第三整流模块。 更优选地，所述第一开关模块和所述第二开关模块的结构相同，第一整流模块、第二整流模 块和第三整流模块的结构相同、且电源抑制比(PSRR)逐级增大。通过相同结构、且电源抑制 比逐级增大的整流模块，并通过相同结构的开关模块，可以减小电流逐级流通过程中产生 的损耗和引入的干扰，提高电流 流通方向的一致性和稳定性，进而提升所得基准电压的抗 干扰能力和适应各种低压电源环境的能力。
[0041 ]例如：图4是本发明的电路图，包含三个部分:第一部分(例如：启动电路100)保证 电路能在各种条件下的正常启动，第二部分(例如：启动电流获取电路200)从第一部分获得 启动电流，第三部分(例如:基准电压产生电路300)进一步整流第二部分的电流从而获得稳 定的不受电源供应影响的参考电压V B3。
[0042 ] 当电源启动时，VGS, M14通过IRQ打开Ml4，同时VDS, M14被拉低，使Mil和Ml3打开，然后通过 Iri使Ml2被打开。这样，本发明中的第一部分被成功开启，第二部分和第三部分都能获得前 一级的已经整流的电流，从而得到更进一步的高抗干扰性的参考电压。
[0043] 虽然Μ(η)ι，Μ(η)2，Μ(η)3和M(n)4构建了负反馈的环路，但是M( n)3，M(n)4and M(n)5构建了 正反馈的环路(n = l、2、3，M15代表Ro)，为了保证整体电路的稳定性，最终的整体反馈必须是 负反馈，下面是有关的推导：
[0044] 假设下面是吣^和吣^电流变化，且关系如下：
[0045] lDS,M(n)l = Gl*lDS,M(n)5AlDS,M(n)l = Gl*AlDS,M(n)5 (1);
[0046] 其中，Gi是Μ(η)ι和M(n)5的比例系数，从图4可知，M(n)2中电流变化的小信号关系：
[0047] AlDS,M(n)2 = AlDS,M(n)l*R(n)*GM,M(n)2 (2);
[0048] 其中GM,M(n)2是M(n)2的跨导，且：
[0049] R(n) = (VTH+VDSAT,M(n)2)/lDS,M(n)l (3);
[0050] GM,M(n)2 = 2*lDS,M(n)2/VDSAT,M(n)2 (4);
[0051] 把(3)和(4)放在(2)中，Μω2的电流小信号变化可推导出：
[0052] AlDS,M(n)2>AlDS,M(n)5 (5) 〇
[0053] 其中，
[0054] AlDS,M(n)2
[0055] =AlDS,M(n)l*{ (VTH+VDSAT,M(n)2)/lDS,M(n)l}*GM,M(n)2
[0056] = {Gl*AlDS,M(n)5*(VTH+VDSAT,M(n)2)*2*lDS,M(n)2}/
[0057] (VDSAT,M(n)2*Gl*lDS,M(n)5)
[0058] =2*( l+VTH/VDSAT,M(n)2)*AlDS,M(n)5
[0059] 由公式(5)可知，VDS,M(n)2和VGS,M(n)4的电压下降，导致M(n)l和M(n)3的电流减少，从而 导致整个电路是负反馈的，任何引起参考电压变化的电源变化，在反馈的整流的作用下，都 会受到压制。
[0060] 下面公式推导证明每一部分都会比前一级有更高的电源变化抗干扰性，M(n)dP M(n+1)5B成镜像电路，G 2是M(n)1/M(n+1)5的比例系数。
[0061] lDS,M(n)l = G2*lDS,M(n+l)5AlDS,M(n)l=G2*AlDS,M(n+l)5 (6);
[0062] 其中G2需要比61大，这样才有后一级更好的电源变化抑止性，如62是5，那6 1就得设 成小于5:
[0063] G2/Gi>1 (7)；
[0064] 把(1)和(7)代入(6)，得到：
[0065] AlDS,M(n)l>AlDS,M(n+l)l (8);
[0066] 其中，AlDS,M(n)l = G2*(AlDS,M(n+l)l/Gl) = (G2/Gl)*AlDS,M(n+l)l。
[0067] 综上所示，公式(5)的推导公式证明本发明中的每一部分都可保证是负反馈，
[0068] 公式（8)的推导公式证明本发明中的后一级比前一级都有更高的电源变化抑止 性。
[0069] 参见表2,若增加整流的级数，可以进一步提高电源变化抑制性。其中，具体增加整 流级数时，需要根据应用的需求，使整流级数和带宽取得相应的平衡。
[0070] 仿真结果和讨论：图5显示了各部分的参考电压在电源从0V到5V的变化情况，在IV 的电源供应时，参考电压都能正常工作。图6显示了各部分参考电压的电源变化抑止能力即 PSRR的能力，其中VB^13dB，VB2是40dB，VB3是95dB。在同等情况下，图2所示电路只能达到 70dB〇
[0071] 以上仿真所用的模型是AMIS(AMI Semiconductor，阿美族）的0·5μπι的CMOS工艺， 仿真工具是Mentor Graphics(明导，简称Mentor，是电子设计自动化技术的领导产商）。表1 列出了本发明中各点的PSRR和带宽(V DD=1V)，表2列出了本发明中各个M0S和电阻值的大 小。
[0072] 其中，IV的供应电压，略高于晶体管的门槛电压。如果门槛电压随着工艺的进一步 提高，IV的供应电压还可以进一步降低;供应电压的降低，可有效降低晶体管的功耗，提高 晶体管所属集成电路装置的工作效率，例如:手机电池可进一步提高续航能力。
[0073] ^1
[0075] 表 2
[0076]
[0078] 经大量的试验验证，采用本实施例的技术方案，通过启动电路使CMOS基准电压源 电路能在各种条件下的正常启动，通过获取正常启动后的启动电流并进行整流，从而获得 稳定的不受电源供应影响的基准电压(即参考电压V B3)。
[0079] 根据本发明的实施例，还提供了对应于CMOS基准电压源电路的一种集成电路装 置。该集成电路装置包括：以上所述的CMOS基准电压源电路。
[0080] 由于本实施例的集成电路装置所实现的处理及功能基本相应于前述图3至图6所 示的CMOS基准电压源电路的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参 见前述实施例中的相关说明，在此不做赘述。
[0081] 经大量的试验验证，采用本发明的技术方案，能实现95dB的电源变化抗干扰性，比 起图2所示电路的70dB的抗干扰性，高25dB;并且本发明方案中的开启电路保证了电路能在 IV电源的各种复杂条件中正常工作。
[0082] 综上，本领域技术人员容易理解的是，在不冲突的前提下，上述各有利方式可以自 由地组合、叠加。
[0083] 以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人 员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、 等同替换、改进等，均应包含在本发明的权利要求范围之内。
【主权项】
1. 一种CMOS基准电压源电路，其特征在于，包括:直流电源(VDD)、启动电路（100)、启动 电流获取电路(200)和基准电压产生电路(300)，其中， 所述直流电源(VDD )，分别连接于所述启动电路（100 )、启动电流获取电路(200)和基准 电压产生电路(300);所述启动电路（100)、启动电流获取电路(200)和基准电压产生电路 (300)依次连接、且电源抑制比(PSRR)逐级增大； 所述启动电路（100)，被配置为当所述直流电源(VDD)接通时正常启动，并对产生的电流 进行一次整流处理，得到启动电流； 所述启动电流获取电路(200)，被配置为获取所述启动电流并进行二次整流处理，得到 基准电流； 所述基准电压产生电路(300)，被配置为获取所述基准电流并进行三次整流处理后，获 取所需基准电压(VB3)。2. 根据权利要求1所述的电路，其特征在于，所述启动电路（10 0 )，包括:相连的启动模 块和第一整流模块。3. 根据权利要求1或2所述的电路，其特征在于，所述启动电流获取电路(200)，包括:相 连的第一开关模块和第二整流模块。4. 根据权利要求1-3之一所述的电路，其特征在于，所述基准电压产生电路（300)，包 括:相连的第二开关模块和第三整流模块。5. 根据权利要求4所述的电路，其特征在于，所述第一整流模块、第二整流模块和第三 整流模块的结构相同、且电源抑制比(PSRR)逐级增大。6. 根据权利要求5所述的电路，其特征在于，所述第一整流模块，包括：第一PM0S管 (Mu)、第二PM0S管(M13)、第一NM0S管(M12)、第二NM0S管(Mw)和第一上拉电阻(Ri);其中， 所述第一PM0S管(Μη)的栅极，分别与第二PM0S管(M13)的栅极、第二PM0S管(M13)的漏 极、以及第二NM0S管(Mw)的漏极连接;第一PM0S管(Μη)的源极，分别与直流电源(VDD)、启动 模块的第一连接端、以及第二PM0S管(M13)的源极连接;第一PM0S管(Μη)的漏极，分别与第 一上拉电阻(R0的第一连接端、以及第一NM0S管(Μ12)的栅极连接； 所述第一NM0S管(Μ12)的漏极，分别与启动模块的第二连接端、以及第二NM0S管(Μ14)的 栅极连接； 所述第一上拉电阻(Ri)的第二连接端、第一NM0S管(Μ12)的源极、以及第二匪0S管(Μ14) 的源极均接地。7. 根据权利要求6所述的电路，其特征在于，所述启动模块，包括:启动电阻(R〇)，所述启 动电阻(Ro)的阻值小于第一上拉电阻(fo)的阻值。8. 根据权利要求6或7所述的电路，其特征在于，所述第一开关模块，包括:第一PM0S开 关管(M25);其中， 所述第一PM0S开关管(M25)的栅极，连接于前一级整流模块中两个PM0S管的栅极;第一PM0S开关管(M25)的源极，连接于直流电源(VDD);第一PM0S开关管(M25)的漏极，分别连接于 本级整流模块中第一NM0S管的漏极和第二NM0S管的栅极； 所述第一开关模块和所述第二开关模块的结构相同。9. 根据权利要求1-8之一所述的电路，其特征在于，所述直流电源(VDD)为IV直流电源。10. -种集成电路装置，其特征在于，包括:如权利要求1-9任一所述的CMOS基准电压源 电路。
【专利摘要】本发明公开了一种CMOS基准电压源电路和集成电路装置，该电路包括：直流电源，分别连接于启动电路、启动电流获取电路和基准电压产生电路；启动电路、启动电流获取电路和基准电压产生电路依次连接、且电源抑制比逐级增大；启动电路，被配置为当直流电源接通时正常启动，并对产生的电流进行一次整流处理，得到启动电流；启动电流获取电路，被配置为获取启动电流并进行二次整流处理，得到基准电流；基准电压产生电路，被配置为获取基准电流并进行三次整流处理后，获取所需基准电压。本发明的方案，可以克服现有技术中功能少、抗干扰性差和适用范围小等缺陷，实现功能多、抗干扰能力强和适用范围大的有益效果。
【IPC分类】G05F3/26
【公开号】CN105487592
【申请号】CN201610040058
【发明人】杨文解
【申请人】珠海格力电器股份有限公司
【公开日】2016年4月13日
【申请日】2016年1月21日
最新回复(0)