采用双重图形化技术形成栅极的方法
采用双重图形化技术形成栅极的方法
【技术领域】
[0001] 本申请涉及半导体制造技术领域，具体而言，涉及一种采用双重图形化技术形成 栅极的方法。
【背景技术】
[0002] 目前，在32皿及其W下技术节点上，应用于关键层次的光刻工艺，由于其所需的 分辨率指标已经超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该 技术问题，其中双重图形化技术的应用较为广泛。
[0003] 根据技术调研结果，光刻-刻蚀-光刻-刻蚀（1 itho-etch-1 itho-etch简称LELE) 技术是目前几种双重图形化主流技术之一，即通过分别的两次光刻和刻蚀形成目标图形， 且该目标图形可W包括线性（line)和沟槽（trench)两种。
[0004][0005] 在实施上述双重图形化技术时，两次光刻的对准精度要求较高，W避免前后两次 刻蚀工艺形成的关键尺寸不同。但是，在完成第一次刻蚀之后，进行第二次光刻时，对准精 度较低，导致关键尺寸的均匀度难W控制，造成产品性能和良率降低。
【发明内容】
[0006] 本申请旨在提供一种采用双重图形化技术形成栅极的方法，W解决现有技术的双 重图形化工艺对准精度较低的问题。
[0007] 为了实现上述目的，根据本申请的一个方面，提供了一种采用双重图形化技术形 成栅极的方法，方法包括：步骤S1，在半导体衬底上依次设置栅氧层、第一多晶娃层、栅介 质层；步骤S2,进行第一次光刻和第一次刻蚀，在栅介质层中形成第一凹槽；步骤S3,进行 第二次光刻和第二次刻蚀，在栅介质层中形成第二凹槽；步骤S4,沿第一凹槽和第二凹槽 的侧壁，对第一多晶娃层和栅氧层进行刻蚀，形成栅极，栅介质层包括第二多晶娃层。
[000引进一步地，采用物理气相沉积法形成上述第二多晶娃层，且第二多晶娃的厚度为 200-2000A
[0009] 进一步地，上述栅介质层包括：氮化娃层，设置在第一多晶娃层的远离半导体衬底 的表面上；第一氧化娃层，设置在氮化娃层的远离第一多晶娃层的表面上；第二多晶娃层， 设置在第一氧化娃层的远离第一多晶娃层的表面上；第二氧化娃层，设置在第二多晶娃层 的远离第一氧化娃层的表面上。
[0010] 进一步地，上述氮化娃层采用化学气相沉积法形成，氮化娃层的厚度为100~?()0A.,
[0011] 进一步地，上述第一氧化娃层的厚度为10、50 A.,
[0012] 进一步地，上述第二氧化娃层为渗碳的氧化娃层，第二氧化娃层的厚度为 50-500 A，.
[0013] 进一步地，上述步骤S2包括；步骤S21，在栅介质层上依次设置第一先进图膜层、 硬掩膜层和第一光刻胶层；步骤S22,进行第一次光刻，在第一光刻胶层上形成第一开口； 步骤S23,进行第一次刻蚀，在硬掩膜层、第一先进图膜层和栅介质层中形成第一凹槽，并去 除第一光刻胶层、硬掩膜层和第一先进图膜层。
[0014] 进一步地，上述第一先进图膜层为无定形碳层，第一先进图膜层和第一光刻胶层 采用旋涂方式设置。
[0015] 进一步地，上述步骤S3包括；步骤S31，在刻蚀后的栅介质层上和第一凹槽中设置 第二先进图膜层；步骤S32,在第二先进图膜层上依次设置抗反射层和第二光刻胶层；步骤 S33,进行第二次光刻，在第二光刻胶层上形成第二开口；步骤S34,进行第二次刻蚀，在抗 反射层、第二先进图膜层和栅介质层中形成第二凹槽，并去除第二先进图膜层、抗反射层和 第二光刻胶层。
[0016] 进一步地，上述第二先进图膜层为无定形碳层，第二先进图膜层和第二光刻胶层 采用旋涂方式设置。
[0017] 进一步地，上述抗反射层包括底层抗反射层和介质抗反射层。
[0018] 进一步地，上述底层抗反射层为厚度为200~900nm的有机抗反射层；介质抗反射 层为厚度为20~200皿的氮氧化娃。
[0019] 进一步地，上述栅氧层包括依次远离半导体衬底的氧化娃层、氧化给层和氮化铁 层。
[0020] 应用本申请的技术方案，栅介质层中的多晶娃对光具有较高的敏感强度，因此利 用裸露在第一凹槽处的第二多晶娃层提供的强光信号，实现改善第二次光刻的对准精确 度，进而能够较好地控制关键尺寸的均匀度，使得两次刻蚀工艺形成的关键尺寸相当，有利 于提局广品的性能和良率。
【附图说明】
[0021] 构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示 意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0022] 图1示出了本申请一种优选实施方式提供的采用双重图形化技术形成栅极的方 法的流程示意图；
[0023] 图2至图10示出了实施图1所示各步骤后所得到的芯片的剖面结构示意图，其 中，
[0024] 图2示出了在半导体衬底上依次设置栅氧层、第一多晶娃层、栅介质层后的剖面 结构示意图；
[00巧]图3示出了在图2所示的栅介质层上依次设置第一先进图膜层、硬掩膜层、第一光 刻胶层后的剖面结构示意图；
[0026] 图4示出了对图3所示的第一光刻胶层进行第一次光刻，在第一光刻胶层上形成 第一开口后的剖面结构示意图；
[0027] 图5示出了对图4所示的硬掩膜层、第一先进图膜层和栅介质层进行第一次刻蚀 形成第一凹槽，并去除图4所示的第一光刻胶层、硬掩膜层和第一先进图膜层后的剖面结 构示意图；
[0028] 图6示出了在图5所示的栅介质层上和第一凹槽中设置第二先进图膜层后的剖面 结构示意图；
[0029] 图7示出了在图6所示的第二先进图膜层上依次设置抗反射层和第二光刻胶层后 的剖面结构示意图；
[0030] 图8示出了对图7所示的第二光刻胶层进行第二次光刻形成第二开口后的剖面结 构W意图；
[0031] 图9示出了对图8所示的抗反射层、第二先进图膜层和栅介质层进行刻蚀形成第 二凹槽，并去除图8所示的第二先进图膜层、抗反射层和第二光刻胶层后的剖面结构示意 图；W及
[0032] 图10示出了 W图9所示的栅介质层为掩膜，沿第一凹槽和第二凹槽的侧壁对第一 多晶娃层和栅氧层依次进行刻蚀形成栅极的剖面结构示意图。
【具体实施方式】
[0033] 应该指出，W下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另 有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常 理解的相同含义。
[0034] 需要注意的是，送里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根 据本申请的示例性实施方式。如在送里所使用的，除非上下文另外明确指出，否则单数形式 也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于"包含"和/或"包 括"时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0035] 为了便于描述，在送里可W使用空间相对术语，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用来描述如在图中所示的一个器件或特征与其他器件或特 征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位 之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为"在其他器 件或构造上方"或"在其他器件或构造之上"的器件之后将被定位为"在其他器件或构造下 方"或"在其他器件或构造之下"。因而，示例性术语"在……上方"可W包括"在……上方" 和"在……下方"两种方位。该器件也可W其他不同方式定位（旋转90度或处于其他方 位），并且对送里所使用的空间相对描述作出相应解释。
[0036] 正如【背景技术】所介绍的，现有双重图形化技术实施时，第二次光刻的对准精度较 低，导致关键尺寸的均匀度难W控制，造成产品性能和良率降低。为了解决上述问题，本申 请提出了一种采用双重图形化技术形成栅极104的方法，其中图1示出了该方法的流程示 意图，该方法包括：步骤S1，在半导体衬底100上依次设置栅氧层101、第一多晶娃层102、 栅介质层103 ;步骤S2,进行第一次光刻和第一次刻蚀，在栅介质层103中形成第一凹槽 201 ;步骤S3,进行第二次光刻和第二次刻蚀，在栅介质层103中形成第二凹槽202 ;步骤 S4,沿第一凹槽201和第二凹槽202的侧壁，对第一多晶娃层102和栅氧层101进行刻蚀， 形成栅极104,该栅介质层103包括第二多晶娃层133。
[0037] 上述方法在栅氧层101上设置了第二多晶娃层133,其中的多晶娃对光具有较高 的敏感强度，因此利用裸露在第一凹槽201处的第二多晶娃层133提供的强光信号，实现改 善第二次光刻的对准精确度，进而能够较好地控制关键尺寸的均匀度，使得两次刻蚀工艺 形成的关键尺寸相当，有利于提高产品的性能和良率。
[0038] 现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，送些示例性 实施方式可W由多种不同的形式来实施，并且不应当被解释为只限于送里所阐述的实施方 式。应当理解的是，提供送些实施方式是为了使得本申请的公开彻底且完整，并且将送些示 例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层 和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
[0039] 首先，在半导体衬底100上设置栅氧层101、第一多晶娃层102、栅介质层103,得到 具有图2所示剖面结构的芯片。上述各层结构可W采用本领域的常规技术制作，比如沉积 法、氧化法等。W下针对各层材料作出进一步说明。
[0040] 上述栅氧层101采用本领域常规的氧化物即可，优选采用多种氧化物材料形成的 复合层，比如该栅氧层101可W包括依次远离所述半导体衬底100的氧化娃层111、氧化给 层112和氮化铁层113,具有上述结构的栅氧层101具有结构致密、折射率和反射率均一的 特点。第一多晶娃层102在刻蚀完成之后可W作为浮栅使用。
[0041] 上述栅介质层103优选包括氮化娃层131、第一氧化娃层132、第二多晶娃层133 和第二氧化娃层134,进一步优选上述氮化娃层131设置在第一多晶娃层102的远离半导体 衬底100的表面上；第一氧化娃层132设置在氮化娃层131的远离第一多晶娃层102的表 面上；第二多晶娃层133设置在所述第 一氧化娃层132的远离所述第一多晶娃层102的表 面上；第二氧化娃层134设置在所述第二多晶娃层133的远离所述第一氧化娃层132的表 面上。其中，可W采用化学气相沉积法形成上述氮化娃层131，并通过沉积条件的控制将其 厚度控制在1孤~500:去，实现对后续制程阻挡作用；同样可W采用化学气相沉积法形成上述 第一氧化娃层132,并通过沉积条件的控制将其厚度控制在10~50 A，实现保护第一层多晶 娃的作用；采用物理气相沉积法形成上述第二多晶娃层133,在实施上述物理气相沉积法 的过程中，控制温度和气体流量等参数实现对第二多晶娃层133厚度的控制，比如，当控制 沉积温度为200~200(TC，流量为100~5000sccm时，得到的第二多晶娃层133的厚度为 200~2000A.改变整个栅介质层103的折射率和反射率；上述第二氧化娃层134优选为渗碳 的氧化娃层，比如在采用化学沉积过程中通入碳源，进而在氧化娃中渗杂碳杂质；为了更好 地起到隔离保护作用优选该第二氧化娃的厚度为撕~500A。
[0042] 在形成图2所示剖面结构之后，进行第一次光刻和第一次刻蚀，形成具有图6所示 剖面结构的芯片，W下将进一步对上述过程进行说明。
[0043] 执行步骤S21，在图2所示的栅介质层103上依次设置第一先进图膜层301、硬掩 膜层302和第一光刻胶层303,形成具有图3所示剖面结构的芯片；上述第一先进图膜层 301优选为无定形碳层，可W采用沉积或旋涂方式形成，优选旋涂或者等离子体增强化学气 象沉积法；上述硬掩膜层302可W采用本领域常用的沉积工艺形成，并可W采用氮化娃、氧 化娃和/或渗氮的氧化娃等材料作为该硬掩膜层302,在此不再赏述；上述第一光刻胶303 的形成方式同样可W采用现有技术实施，比如旋涂工艺，在此不再赏述。
[0044] 然后，执行步骤S22,对图3所示的第一光刻胶层303进行第一次光刻，在第一光刻 胶层303上形成图4所示的第一开口 304 ;本领域技术人员可W根据器件大小，对现有的常 规光刻工艺的参数进行调整，得到预定尺寸的第一开口 304。
[0045] 完成上述步骤S22之后，执行步骤S23,对图4所示的硬掩膜层302、第一先进图膜 层301和栅介质层103进行第一次刻蚀，在硬掩膜层302、第一先进图膜层301和栅介质层 103中形成图5所示的第一凹槽201，并去除图4所示的第一光刻胶层303、硬掩膜层302和 第一先进图膜层301，得到具有图5所示剖面结构的芯片。上述刻蚀过程采用第一光刻胶层 303为掩膜，对硬掩膜层302、第一先进图膜层301和栅介质层103进行刻蚀，该刻蚀过程可 W采用干法刻蚀或湿法刻蚀均可，优选采用干法刻蚀，从而精确控制所形成的第一凹槽201 的尺寸。
[0046] 完成上述步骤之后，进行第二次光刻和第二次刻蚀，在上述栅介质层103中形成 图8所示的第二凹槽202, W下将进一步对上述过程进行说明。
[0047] 首先，执行步骤S31，在图5所示的栅介质层103上和第一凹槽201中设置第二先 进图膜层401，形成具有图6所示剖面结构的芯片。上述第二先进图膜层401优选为无定形 碳，并优选采用旋涂方式设置，采用该方式能够使得无定形碳设置得更加均匀。
[0048] 然后，执行步骤S32,在图6所示的第二先进图膜层401上依次设置抗反射层402 和第二光刻胶层，形成具有图7所示剖面结构的芯片；其中的抗反射层402优选包括底层 抗反射层421、介质抗反射层422,优选上述介质抗反射层422为氮氧化娃，优选其厚度为 20~200nm，其上述介质抗反射层422可W采用本领域常规的化学气相沉积法设置；优选 上述底层抗反射层421可W采用本领域常规的有机抗反射层或无机抗反射层，其厚度优选 200~900nm，优选有机抗反射层，现有技术中常规的有机抗反射层材料均可用于本申请， 在此不再赏述；其中无机抗反射层可W采用现有技术常用的氮化铁、氮化娃或氮氧化娃层， 上述无机抗反射层均可W采用本领域常规的化学气相沉积法、等离子体增强化学气相沉积 法等设置，既能保证对下层结构的整体覆盖还能保证厚度的均匀性。
[0049] 完成上述步骤S32后，执行步骤S33,对图7所示的第二光刻胶层403进行第二次 光刻，W在第二光刻胶层403上形成图8所示的第二开口 404,该第二次光刻的执行可W参 考第一次光刻的方法，在此不再赏述。
[0050] 形成第二开口 404之后，对图8所示的底层抗反射层、介质抗反射层、第二先进图 膜层401和栅介质层103进行第二次刻蚀，并在底层抗反射层421、介质抗反射层422、第二 先进图膜层401和栅介质层103中形成图9所示的第二凹槽202,然后去除第二先进图膜层 401、介质抗反射层422、底层抗反射层421和第二光刻胶层403。上述第二次刻蚀采用本领 域常规的干法刻蚀或湿法刻蚀均可，优选采用干法刻蚀，本领域技术人员可W依据所设定 的第二凹槽202的深宽比，在现有技术的指导下选择相应的刻蚀条件，在此不再赏述。
[0051] 形成第一凹槽201和第二凹槽202之后，W图9所示的栅介质层103为掩膜，沿第 一凹槽201和第二凹槽202的侧壁，对第一多晶娃层102和栅氧层101依次进行刻蚀，形成 图10所示的栅极104,该刻蚀方法采用本领域常规的化学湿法刻蚀、干法刻蚀均可，优选采 用干法刻蚀。
[0052] 从W上的描述中，可W看出，本申请上述的实施方式实现了如下技术效果：
[0053] 在栅介质层中设置了第二多晶娃层，其中的多晶娃对光具有较高的敏感强度，因 此，第二次光刻时，利用裸露在第一凹槽处的第二多晶娃层提供的强光信号，实现改善光刻 的对准精确度，进而能够较好地控制关键尺寸的均匀度，使得两次刻蚀工艺形成的关键尺 寸相当，有利于提局广品的性能和良率。
[0054] W上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技 术人员来说，本申请可W有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本申请的保护范围之内。
【主权项】
1. 一种采用双重图形化技术形成栅极的方法，所述方法包括： 步骤S1，在半导体衬底上依次设置栅氧层、第一多晶硅层、栅介质层； 步骤S2,进行第一次光刻和第一次刻蚀，在所述栅介质层中形成第一凹槽； 步骤S3,进行第二次光刻和第二次刻蚀，在所述栅介质层中形成第二凹槽； 步骤S4,沿所述第一凹槽和所述第二凹槽的侧壁，对所述第一多晶硅层和栅氧层进行 刻蚀，形成栅极，其特征在于，所述栅介质层包括第二多晶硅层。2. 根据权利要求1所述的方法，其特征在于，采用物理气相沉积法形成所述第二多晶 硅层，且所述第二多晶硅的厚度为200~2000A.3. 根据权利要求1所述的方法，其特征在于，所述栅介质层包括： 氮化硅层，设置在所述第一多晶硅层的远离所述半导体衬底的表面上； 第一氧化硅层，设置在所述氮化硅层的远离所述第一多晶硅层的表面上； 所述第二多晶硅层，设置在所述第一氧化硅层的远离所述第一多晶硅层的表面上； 第二氧化硅层，设置在所述第二多晶硅层的远离所述第一氧化硅层的表面上。4. 根据权利要求3所述的方法，其特征在于，所述氮化硅层采用化学气相沉积法形成， 所述氮化娃层的厚度为MO:~500 A。5. 根据权利要求3所述的方法，其特征在于，所述第一氧化硅层的厚度为10-5? A。6. 根据权利要求3所述的方法，其特征在于，所述第二氧化硅层为掺碳的氧化硅层，所 述第二氧化硅层的厚度为50400 A,、7. 根据权利要求1所述的方法，其特征在于，所述步骤S2包括： 步骤S21，在所述栅介质层上依次设置第一先进图膜层、硬掩膜层和第一光刻胶层； 步骤S22,进行第一次光刻，在所述第一光刻胶层上形成第一开口； 步骤S23,进行第一次刻蚀，在所述硬掩膜层、所述第一先进图膜层和所述栅介质层中 形成所述第一凹槽，并去除所述第一光刻胶层、所述硬掩膜层和所述第一先进图膜层。8. 根据权利要求7所述的方法，其特征在于，所述第一先进图膜层为无定形碳层，所述 第一先进图膜层和所述第一光刻胶层采用旋涂方式设置。9. 根据权利要求1所述的方法，其特征在于，所述步骤S3包括： 步骤S31，在刻蚀后的所述栅介质层上和所述第一凹槽中设置第二先进图膜层； 步骤S32,在所述第二先进图膜层上依次设置抗反射层和第二光刻胶层； 步骤S33,进行第二次光刻，在所述第二光刻胶层上形成第二开口； 步骤S34,进行第二次刻蚀，在所述抗反射层、所述第二先进图膜层和所述栅介质层中 形成所述第二凹槽，并去除所述第二先进图膜层、抗反射层和第二光刻胶层。10. 根据权利要求9所述的方法，其特征在于，所述第二先进图膜层为无定形碳层，所 述第二先进图膜层和所述第二光刻胶层采用旋涂方式设置。11. 根据权利要求9所述的方法，其特征在于，所述抗反射层包括底层抗反射层和介质 抗反射层。12. 根据权利要求11所述的方法，其特征在于，所述底层抗反射层为厚度为200~ 900nm的有机抗反射层；所述介质抗反射层为厚度为20~200nm的氮氧化石圭。13. 根据权利要求1所述的方法，其特征在于，所述栅氧层包括依次远离所述半导体衬 底的氧化娃层、氧化铪层和氮化钛层。
【专利摘要】本申请提供了一种采用双重图形化技术形成栅极的方法。该方法包括：步骤S1，在半导体衬底上依次设置栅氧层、第一多晶硅层、栅介质层；步骤S2，进行第一次光刻和第一次刻蚀，在栅介质层中形成第一凹槽；步骤S3，进行第二次光刻和第二次刻蚀，在栅介质层中形成第二凹槽；步骤S4，沿第一凹槽和第二凹槽的侧壁，对第一多晶硅层和栅氧层进行刻蚀，形成栅极，栅介质层包括第二多晶硅层。栅介质层中的多晶硅的对光具有较高的敏感强度，因此利用裸露在第一凹槽处的第二多晶硅层提供的强光信号，实现改善第二次光刻的对准精确度，进而能够较好地控制关键尺寸的均匀度，使得两次刻蚀工艺形成的关键尺寸相当，有利于提高产品的性能和良率。
【IPC分类】H01L21/027, H01L21/28
【公开号】CN105489480
【申请号】CN201410472558
【发明人】刘畅, 韩秋华
【申请人】中芯国际集成电路制造(上海)有限公司, 中芯国际集成电路制造(北京)有限公司
【公开日】2016年4月13日
【申请日】2014年9月16日
【技术领域】
[0001] 本申请涉及半导体制造技术领域，具体而言，涉及一种采用双重图形化技术形成 栅极的方法。
【背景技术】
[0002] 目前，在32皿及其W下技术节点上，应用于关键层次的光刻工艺，由于其所需的 分辨率指标已经超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该 技术问题，其中双重图形化技术的应用较为广泛。
[0003] 根据技术调研结果，光刻-刻蚀-光刻-刻蚀（1 itho-etch-1 itho-etch简称LELE) 技术是目前几种双重图形化主流技术之一，即通过分别的两次光刻和刻蚀形成目标图形， 且该目标图形可W包括线性（line)和沟槽（trench)两种。
[0004][0005] 在实施上述双重图形化技术时，两次光刻的对准精度要求较高，W避免前后两次 刻蚀工艺形成的关键尺寸不同。但是，在完成第一次刻蚀之后，进行第二次光刻时，对准精 度较低，导致关键尺寸的均匀度难W控制，造成产品性能和良率降低。
【发明内容】
[0006] 本申请旨在提供一种采用双重图形化技术形成栅极的方法，W解决现有技术的双 重图形化工艺对准精度较低的问题。
[0007] 为了实现上述目的，根据本申请的一个方面，提供了一种采用双重图形化技术形 成栅极的方法，方法包括：步骤S1，在半导体衬底上依次设置栅氧层、第一多晶娃层、栅介 质层；步骤S2,进行第一次光刻和第一次刻蚀，在栅介质层中形成第一凹槽；步骤S3,进行 第二次光刻和第二次刻蚀，在栅介质层中形成第二凹槽；步骤S4,沿第一凹槽和第二凹槽 的侧壁，对第一多晶娃层和栅氧层进行刻蚀，形成栅极，栅介质层包括第二多晶娃层。
[000引进一步地，采用物理气相沉积法形成上述第二多晶娃层，且第二多晶娃的厚度为 200-2000A
[0009] 进一步地，上述栅介质层包括：氮化娃层，设置在第一多晶娃层的远离半导体衬底 的表面上；第一氧化娃层，设置在氮化娃层的远离第一多晶娃层的表面上；第二多晶娃层， 设置在第一氧化娃层的远离第一多晶娃层的表面上；第二氧化娃层，设置在第二多晶娃层 的远离第一氧化娃层的表面上。
[0010] 进一步地，上述氮化娃层采用化学气相沉积法形成，氮化娃层的厚度为100~?()0A.,
[0011] 进一步地，上述第一氧化娃层的厚度为10、50 A.,
[0012] 进一步地，上述第二氧化娃层为渗碳的氧化娃层，第二氧化娃层的厚度为 50-500 A，.
[0013] 进一步地，上述步骤S2包括；步骤S21，在栅介质层上依次设置第一先进图膜层、 硬掩膜层和第一光刻胶层；步骤S22,进行第一次光刻，在第一光刻胶层上形成第一开口； 步骤S23,进行第一次刻蚀，在硬掩膜层、第一先进图膜层和栅介质层中形成第一凹槽，并去 除第一光刻胶层、硬掩膜层和第一先进图膜层。
[0014] 进一步地，上述第一先进图膜层为无定形碳层，第一先进图膜层和第一光刻胶层 采用旋涂方式设置。
[0015] 进一步地，上述步骤S3包括；步骤S31，在刻蚀后的栅介质层上和第一凹槽中设置 第二先进图膜层；步骤S32,在第二先进图膜层上依次设置抗反射层和第二光刻胶层；步骤 S33,进行第二次光刻，在第二光刻胶层上形成第二开口；步骤S34,进行第二次刻蚀，在抗 反射层、第二先进图膜层和栅介质层中形成第二凹槽，并去除第二先进图膜层、抗反射层和 第二光刻胶层。
[0016] 进一步地，上述第二先进图膜层为无定形碳层，第二先进图膜层和第二光刻胶层 采用旋涂方式设置。
[0017] 进一步地，上述抗反射层包括底层抗反射层和介质抗反射层。
[0018] 进一步地，上述底层抗反射层为厚度为200~900nm的有机抗反射层；介质抗反射 层为厚度为20~200皿的氮氧化娃。
[0019] 进一步地，上述栅氧层包括依次远离半导体衬底的氧化娃层、氧化给层和氮化铁 层。
[0020] 应用本申请的技术方案，栅介质层中的多晶娃对光具有较高的敏感强度，因此利 用裸露在第一凹槽处的第二多晶娃层提供的强光信号，实现改善第二次光刻的对准精确 度，进而能够较好地控制关键尺寸的均匀度，使得两次刻蚀工艺形成的关键尺寸相当，有利 于提局广品的性能和良率。
【附图说明】
[0021] 构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示 意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0022] 图1示出了本申请一种优选实施方式提供的采用双重图形化技术形成栅极的方 法的流程示意图；
[0023] 图2至图10示出了实施图1所示各步骤后所得到的芯片的剖面结构示意图，其 中，
[0024] 图2示出了在半导体衬底上依次设置栅氧层、第一多晶娃层、栅介质层后的剖面 结构示意图；
[00巧]图3示出了在图2所示的栅介质层上依次设置第一先进图膜层、硬掩膜层、第一光 刻胶层后的剖面结构示意图；
[0026] 图4示出了对图3所示的第一光刻胶层进行第一次光刻，在第一光刻胶层上形成 第一开口后的剖面结构示意图；
[0027] 图5示出了对图4所示的硬掩膜层、第一先进图膜层和栅介质层进行第一次刻蚀 形成第一凹槽，并去除图4所示的第一光刻胶层、硬掩膜层和第一先进图膜层后的剖面结 构示意图；
[0028] 图6示出了在图5所示的栅介质层上和第一凹槽中设置第二先进图膜层后的剖面 结构示意图；
[0029] 图7示出了在图6所示的第二先进图膜层上依次设置抗反射层和第二光刻胶层后 的剖面结构示意图；
[0030] 图8示出了对图7所示的第二光刻胶层进行第二次光刻形成第二开口后的剖面结 构W意图；
[0031] 图9示出了对图8所示的抗反射层、第二先进图膜层和栅介质层进行刻蚀形成第 二凹槽，并去除图8所示的第二先进图膜层、抗反射层和第二光刻胶层后的剖面结构示意 图；W及
[0032] 图10示出了 W图9所示的栅介质层为掩膜，沿第一凹槽和第二凹槽的侧壁对第一 多晶娃层和栅氧层依次进行刻蚀形成栅极的剖面结构示意图。
【具体实施方式】
[0033] 应该指出，W下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另 有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常 理解的相同含义。
[0034] 需要注意的是，送里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根 据本申请的示例性实施方式。如在送里所使用的，除非上下文另外明确指出，否则单数形式 也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于"包含"和/或"包 括"时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0035] 为了便于描述，在送里可W使用空间相对术语，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用来描述如在图中所示的一个器件或特征与其他器件或特 征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位 之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为"在其他器 件或构造上方"或"在其他器件或构造之上"的器件之后将被定位为"在其他器件或构造下 方"或"在其他器件或构造之下"。因而，示例性术语"在……上方"可W包括"在……上方" 和"在……下方"两种方位。该器件也可W其他不同方式定位（旋转90度或处于其他方 位），并且对送里所使用的空间相对描述作出相应解释。
[0036] 正如【背景技术】所介绍的，现有双重图形化技术实施时，第二次光刻的对准精度较 低，导致关键尺寸的均匀度难W控制，造成产品性能和良率降低。为了解决上述问题，本申 请提出了一种采用双重图形化技术形成栅极104的方法，其中图1示出了该方法的流程示 意图，该方法包括：步骤S1，在半导体衬底100上依次设置栅氧层101、第一多晶娃层102、 栅介质层103 ;步骤S2,进行第一次光刻和第一次刻蚀，在栅介质层103中形成第一凹槽 201 ;步骤S3,进行第二次光刻和第二次刻蚀，在栅介质层103中形成第二凹槽202 ;步骤 S4,沿第一凹槽201和第二凹槽202的侧壁，对第一多晶娃层102和栅氧层101进行刻蚀， 形成栅极104,该栅介质层103包括第二多晶娃层133。
[0037] 上述方法在栅氧层101上设置了第二多晶娃层133,其中的多晶娃对光具有较高 的敏感强度，因此利用裸露在第一凹槽201处的第二多晶娃层133提供的强光信号，实现改 善第二次光刻的对准精确度，进而能够较好地控制关键尺寸的均匀度，使得两次刻蚀工艺 形成的关键尺寸相当，有利于提高产品的性能和良率。
[0038] 现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，送些示例性 实施方式可W由多种不同的形式来实施，并且不应当被解释为只限于送里所阐述的实施方 式。应当理解的是，提供送些实施方式是为了使得本申请的公开彻底且完整，并且将送些示 例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层 和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
[0039] 首先，在半导体衬底100上设置栅氧层101、第一多晶娃层102、栅介质层103,得到 具有图2所示剖面结构的芯片。上述各层结构可W采用本领域的常规技术制作，比如沉积 法、氧化法等。W下针对各层材料作出进一步说明。
[0040] 上述栅氧层101采用本领域常规的氧化物即可，优选采用多种氧化物材料形成的 复合层，比如该栅氧层101可W包括依次远离所述半导体衬底100的氧化娃层111、氧化给 层112和氮化铁层113,具有上述结构的栅氧层101具有结构致密、折射率和反射率均一的 特点。第一多晶娃层102在刻蚀完成之后可W作为浮栅使用。
[0041] 上述栅介质层103优选包括氮化娃层131、第一氧化娃层132、第二多晶娃层133 和第二氧化娃层134,进一步优选上述氮化娃层131设置在第一多晶娃层102的远离半导体 衬底100的表面上；第一氧化娃层132设置在氮化娃层131的远离第一多晶娃层102的表 面上；第二多晶娃层133设置在所述第 一氧化娃层132的远离所述第一多晶娃层102的表 面上；第二氧化娃层134设置在所述第二多晶娃层133的远离所述第一氧化娃层132的表 面上。其中，可W采用化学气相沉积法形成上述氮化娃层131，并通过沉积条件的控制将其 厚度控制在1孤~500:去，实现对后续制程阻挡作用；同样可W采用化学气相沉积法形成上述 第一氧化娃层132,并通过沉积条件的控制将其厚度控制在10~50 A，实现保护第一层多晶 娃的作用；采用物理气相沉积法形成上述第二多晶娃层133,在实施上述物理气相沉积法 的过程中，控制温度和气体流量等参数实现对第二多晶娃层133厚度的控制，比如，当控制 沉积温度为200~200(TC，流量为100~5000sccm时，得到的第二多晶娃层133的厚度为 200~2000A.改变整个栅介质层103的折射率和反射率；上述第二氧化娃层134优选为渗碳 的氧化娃层，比如在采用化学沉积过程中通入碳源，进而在氧化娃中渗杂碳杂质；为了更好 地起到隔离保护作用优选该第二氧化娃的厚度为撕~500A。
[0042] 在形成图2所示剖面结构之后，进行第一次光刻和第一次刻蚀，形成具有图6所示 剖面结构的芯片，W下将进一步对上述过程进行说明。
[0043] 执行步骤S21，在图2所示的栅介质层103上依次设置第一先进图膜层301、硬掩 膜层302和第一光刻胶层303,形成具有图3所示剖面结构的芯片；上述第一先进图膜层 301优选为无定形碳层，可W采用沉积或旋涂方式形成，优选旋涂或者等离子体增强化学气 象沉积法；上述硬掩膜层302可W采用本领域常用的沉积工艺形成，并可W采用氮化娃、氧 化娃和/或渗氮的氧化娃等材料作为该硬掩膜层302,在此不再赏述；上述第一光刻胶303 的形成方式同样可W采用现有技术实施，比如旋涂工艺，在此不再赏述。
[0044] 然后，执行步骤S22,对图3所示的第一光刻胶层303进行第一次光刻，在第一光刻 胶层303上形成图4所示的第一开口 304 ;本领域技术人员可W根据器件大小，对现有的常 规光刻工艺的参数进行调整，得到预定尺寸的第一开口 304。
[0045] 完成上述步骤S22之后，执行步骤S23,对图4所示的硬掩膜层302、第一先进图膜 层301和栅介质层103进行第一次刻蚀，在硬掩膜层302、第一先进图膜层301和栅介质层 103中形成图5所示的第一凹槽201，并去除图4所示的第一光刻胶层303、硬掩膜层302和 第一先进图膜层301，得到具有图5所示剖面结构的芯片。上述刻蚀过程采用第一光刻胶层 303为掩膜，对硬掩膜层302、第一先进图膜层301和栅介质层103进行刻蚀，该刻蚀过程可 W采用干法刻蚀或湿法刻蚀均可，优选采用干法刻蚀，从而精确控制所形成的第一凹槽201 的尺寸。
[0046] 完成上述步骤之后，进行第二次光刻和第二次刻蚀，在上述栅介质层103中形成 图8所示的第二凹槽202, W下将进一步对上述过程进行说明。
[0047] 首先，执行步骤S31，在图5所示的栅介质层103上和第一凹槽201中设置第二先 进图膜层401，形成具有图6所示剖面结构的芯片。上述第二先进图膜层401优选为无定形 碳，并优选采用旋涂方式设置，采用该方式能够使得无定形碳设置得更加均匀。
[0048] 然后，执行步骤S32,在图6所示的第二先进图膜层401上依次设置抗反射层402 和第二光刻胶层，形成具有图7所示剖面结构的芯片；其中的抗反射层402优选包括底层 抗反射层421、介质抗反射层422,优选上述介质抗反射层422为氮氧化娃，优选其厚度为 20~200nm，其上述介质抗反射层422可W采用本领域常规的化学气相沉积法设置；优选 上述底层抗反射层421可W采用本领域常规的有机抗反射层或无机抗反射层，其厚度优选 200~900nm，优选有机抗反射层，现有技术中常规的有机抗反射层材料均可用于本申请， 在此不再赏述；其中无机抗反射层可W采用现有技术常用的氮化铁、氮化娃或氮氧化娃层， 上述无机抗反射层均可W采用本领域常规的化学气相沉积法、等离子体增强化学气相沉积 法等设置，既能保证对下层结构的整体覆盖还能保证厚度的均匀性。
[0049] 完成上述步骤S32后，执行步骤S33,对图7所示的第二光刻胶层403进行第二次 光刻，W在第二光刻胶层403上形成图8所示的第二开口 404,该第二次光刻的执行可W参 考第一次光刻的方法，在此不再赏述。
[0050] 形成第二开口 404之后，对图8所示的底层抗反射层、介质抗反射层、第二先进图 膜层401和栅介质层103进行第二次刻蚀，并在底层抗反射层421、介质抗反射层422、第二 先进图膜层401和栅介质层103中形成图9所示的第二凹槽202,然后去除第二先进图膜层 401、介质抗反射层422、底层抗反射层421和第二光刻胶层403。上述第二次刻蚀采用本领 域常规的干法刻蚀或湿法刻蚀均可，优选采用干法刻蚀，本领域技术人员可W依据所设定 的第二凹槽202的深宽比，在现有技术的指导下选择相应的刻蚀条件，在此不再赏述。
[0051] 形成第一凹槽201和第二凹槽202之后，W图9所示的栅介质层103为掩膜，沿第 一凹槽201和第二凹槽202的侧壁，对第一多晶娃层102和栅氧层101依次进行刻蚀，形成 图10所示的栅极104,该刻蚀方法采用本领域常规的化学湿法刻蚀、干法刻蚀均可，优选采 用干法刻蚀。
[0052] 从W上的描述中，可W看出，本申请上述的实施方式实现了如下技术效果：
[0053] 在栅介质层中设置了第二多晶娃层，其中的多晶娃对光具有较高的敏感强度，因 此，第二次光刻时，利用裸露在第一凹槽处的第二多晶娃层提供的强光信号，实现改善光刻 的对准精确度，进而能够较好地控制关键尺寸的均匀度，使得两次刻蚀工艺形成的关键尺 寸相当，有利于提局广品的性能和良率。
[0054] W上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技 术人员来说，本申请可W有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本申请的保护范围之内。
【主权项】
1. 一种采用双重图形化技术形成栅极的方法，所述方法包括： 步骤S1，在半导体衬底上依次设置栅氧层、第一多晶硅层、栅介质层； 步骤S2,进行第一次光刻和第一次刻蚀，在所述栅介质层中形成第一凹槽； 步骤S3,进行第二次光刻和第二次刻蚀，在所述栅介质层中形成第二凹槽； 步骤S4,沿所述第一凹槽和所述第二凹槽的侧壁，对所述第一多晶硅层和栅氧层进行 刻蚀，形成栅极，其特征在于，所述栅介质层包括第二多晶硅层。2. 根据权利要求1所述的方法，其特征在于，采用物理气相沉积法形成所述第二多晶 硅层，且所述第二多晶硅的厚度为200~2000A.3. 根据权利要求1所述的方法，其特征在于，所述栅介质层包括： 氮化硅层，设置在所述第一多晶硅层的远离所述半导体衬底的表面上； 第一氧化硅层，设置在所述氮化硅层的远离所述第一多晶硅层的表面上； 所述第二多晶硅层，设置在所述第一氧化硅层的远离所述第一多晶硅层的表面上； 第二氧化硅层，设置在所述第二多晶硅层的远离所述第一氧化硅层的表面上。4. 根据权利要求3所述的方法，其特征在于，所述氮化硅层采用化学气相沉积法形成， 所述氮化娃层的厚度为MO:~500 A。5. 根据权利要求3所述的方法，其特征在于，所述第一氧化硅层的厚度为10-5? A。6. 根据权利要求3所述的方法，其特征在于，所述第二氧化硅层为掺碳的氧化硅层，所 述第二氧化硅层的厚度为50400 A,、7. 根据权利要求1所述的方法，其特征在于，所述步骤S2包括： 步骤S21，在所述栅介质层上依次设置第一先进图膜层、硬掩膜层和第一光刻胶层； 步骤S22,进行第一次光刻，在所述第一光刻胶层上形成第一开口； 步骤S23,进行第一次刻蚀，在所述硬掩膜层、所述第一先进图膜层和所述栅介质层中 形成所述第一凹槽，并去除所述第一光刻胶层、所述硬掩膜层和所述第一先进图膜层。8. 根据权利要求7所述的方法，其特征在于，所述第一先进图膜层为无定形碳层，所述 第一先进图膜层和所述第一光刻胶层采用旋涂方式设置。9. 根据权利要求1所述的方法，其特征在于，所述步骤S3包括： 步骤S31，在刻蚀后的所述栅介质层上和所述第一凹槽中设置第二先进图膜层； 步骤S32,在所述第二先进图膜层上依次设置抗反射层和第二光刻胶层； 步骤S33,进行第二次光刻，在所述第二光刻胶层上形成第二开口； 步骤S34,进行第二次刻蚀，在所述抗反射层、所述第二先进图膜层和所述栅介质层中 形成所述第二凹槽，并去除所述第二先进图膜层、抗反射层和第二光刻胶层。10. 根据权利要求9所述的方法，其特征在于，所述第二先进图膜层为无定形碳层，所 述第二先进图膜层和所述第二光刻胶层采用旋涂方式设置。11. 根据权利要求9所述的方法，其特征在于，所述抗反射层包括底层抗反射层和介质 抗反射层。12. 根据权利要求11所述的方法，其特征在于，所述底层抗反射层为厚度为200~ 900nm的有机抗反射层；所述介质抗反射层为厚度为20~200nm的氮氧化石圭。13. 根据权利要求1所述的方法，其特征在于，所述栅氧层包括依次远离所述半导体衬 底的氧化娃层、氧化铪层和氮化钛层。
【专利摘要】本申请提供了一种采用双重图形化技术形成栅极的方法。该方法包括：步骤S1，在半导体衬底上依次设置栅氧层、第一多晶硅层、栅介质层；步骤S2，进行第一次光刻和第一次刻蚀，在栅介质层中形成第一凹槽；步骤S3，进行第二次光刻和第二次刻蚀，在栅介质层中形成第二凹槽；步骤S4，沿第一凹槽和第二凹槽的侧壁，对第一多晶硅层和栅氧层进行刻蚀，形成栅极，栅介质层包括第二多晶硅层。栅介质层中的多晶硅的对光具有较高的敏感强度，因此利用裸露在第一凹槽处的第二多晶硅层提供的强光信号，实现改善第二次光刻的对准精确度，进而能够较好地控制关键尺寸的均匀度，使得两次刻蚀工艺形成的关键尺寸相当，有利于提高产品的性能和良率。
【IPC分类】H01L21/027, H01L21/28
【公开号】CN105489480
【申请号】CN201410472558
【发明人】刘畅, 韩秋华
【申请人】中芯国际集成电路制造(上海)有限公司, 中芯国际集成电路制造(北京)有限公司
【公开日】2016年4月13日
【申请日】2014年9月16日
最新回复(0)