半导体元件及其制作方法
半导体元件及其制作方法
【技术领域】
[0001]本发明涉及一种制作半导体元件的方法，尤其是涉及一种金属栅极晶体管制作工艺。
【背景技术】
[0002]在现有半导体产业中，多晶硅广泛地应用于半导体元件如金属氧化物半导体(metal-oxide-semiconductor,M0S)晶体管中，作为标准的栅极填充材料选择。然而，随着M0S晶体管尺寸持续地微缩，传统多晶娃栅极因硼穿透(boron penetrat1n)效应导致元件效能降低，及其难以避免的空乏效应(deplet1n effect)等问题,使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界更尝试以新的栅极填充材料，例如利用功函数(work funct1n)金属来取代传统的多晶娃栅极，用以作为匹配高介电常数(High-K)栅极介电层的控制电极。
[0003]在现今金属栅极晶体管制作过程中，特别是在进行自行对准接触插塞(self-aligned contacts, SAC))制作工艺时通常会先去除部分金属栅极并于金属栅极上填入一保护用的掩模层，然后以平坦化制作工艺例如化学机械研磨去除部分掩模层并使剩余的掩模层表面与层间介电层表面齐平。然而此设计容易使后续所形成的接触插塞过于接近金属栅极并影响整个元件的运作。因此如何改良现行金属栅极制作工艺即为现今一重要课题。
【发明内容】
[0004]为解决上述问题，本发明优选实施例是公开一种制作半导体元件的方法。首先提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极。然后去除部分金属栅极以形成一开口，并形成一掩模层填满开口于层间介电层上并同时形成一孔洞(void)于开口内。
[0005]本发明另一实施例是公开一种制作半导体元件的方法。首先提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极。然后去除部分金属栅极以形成一开口，沉积一掩模层填满开口于层间介电层上，并进行一平坦化制作工艺去除部分掩模层并使剩余的掩模层上表面高于层间介电层的上表面。
[0006]本发明又一实施例是公开一种半导体兀件，其包含一基底、一金属栅极设于基底上、一层间介电层环绕金属栅极、一掩模层覆盖金属栅极及层间介电层以及一孔洞(void)位于金属栅极上的遮盖层中。
【附图说明】
[0007]图1至图5为本发明优选实施例制作一半导体元件的方法示意图。
[0008]主要元件符号说明
[0009]12 基底14 鳍状结构
[0010]18金属栅极24间隙壁
[0011]26源极/漏极区域32 层间介电层
[0012]34功函数金属层36低阻抗金属层
[0013]38开口40掩模层
[0014]42孔洞44接触洞
[0015]46接触插塞
【具体实施方式】
[0016]请参照图1至图5,图1至图5为本发明优选实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，例如一硅基底或硅覆绝缘(SOI)基板，其上定义有一晶体管区，例如一 PM0S晶体管区或一 NM0S晶体管区。
[0017]基底12上具有至少一鳍状结构14及一绝缘层(图未示)，其中鳍状结构14的底部是被绝缘层，例如氧化硅所包覆而形成浅沟隔离，且部分的鳍状结构14上另分别设有多个金属栅极18。需注意的是，本实施例虽以四个金属栅极为例，但金属栅极的数量并不局限于此，而可视制作工艺需求任意调整。
[0018]上述鳍状结构14的形成方式可以包含先形成一图案化掩模(图未示)于基底12上，再经过一蚀刻制作工艺，将图案化掩模的图案转移至基底12中。接着，对应三栅极晶体管元件及双栅极鳍状晶体管元件结构特性的不同，而可选择性去除或留下图案化掩模，并利用沉积、化学机械研磨(chemical mechanical polishing, CMP)及回蚀刻制作工艺而形成一环绕鳍状结构14底部的绝缘层。除此之外，鳍状结构14的形成方式另也可以是先制作一图案化硬掩模层(图未示)于基底12上，并利用外延制作工艺于暴露出于图案化硬掩模层的基底12上成长出半导体层，此半导体层即可作为相对应的鳍状结构14。同样的，另可以选择性去除或留下图案化硬掩模层，并通过沉积、CMP及回蚀刻制作工艺形成一绝缘层以包覆住鳍状结构14的底部。另外，当基底12为硅覆绝缘(SOI)基板时，则可利用图案化掩模来蚀刻基底上的一半导体层，并停止于此半导体层下方的一底氧化层以形成鳍状结构，故可省略前述制作绝缘层的步骤。
[0019]金属栅极18的制作方式可依据制作工艺需求以先栅极(gate first)制作工艺、后栅极(gate last)制作工艺的先栅极介电层(high_k first)制作工艺以及后栅极制作工艺的后栅极介电层(high-k last)制作工艺等方式制作完成。以本实施例的先栅极介电层制作工艺为例，可先于鳍状结构14与绝缘层上形成一优选包含高介电常数介电层与多晶硅材料所构成的虚置栅极(图未示)，然后于虚置栅极侧壁形成间隙壁24。接着于间隙壁24两侧的鳍状结构14以及/或基底12中形成一源极/漏极区域26与外延层(图未示)、形成一接触洞蚀刻停止层(图未示)覆盖虚置栅极，并形成一由四乙氧基硅烷(Tetraethylorthosilicate, TE0S)所组成的层间介电层32于接触洞蚀刻停止层上。
[0020]之后可进行一金属栅极置换(replacement metal gate)制作工艺,先平坦化部分的层间介电层32及接触洞蚀刻停止层，并再将虚置栅极转换为一金属栅极。金属栅极置换制作工艺可包括先进行一选择性的干蚀刻或湿蚀刻制作工艺，例如利用氨水(ammoniumhydroxide, ΝΗ40Η)或氢1 氧化四甲铵(Tetrame thy 1 ammon ium Hydroxide, TMAH)等蚀刻溶液来去除虚置栅极中的多晶硅材料以于层间介电层32中形成一凹槽。之后形成一至少包含U型功函数金属层34与低阻抗金属层36的导电层于该凹槽内，并再搭配进行一平坦化制作工艺使U型功函数金属层34与低阻抗金属层36的表面与层间介电层表面齐平。
[0021]在本实施例 中，功函数金属层34优选用以调整形成金属栅极的功函数，使其适用于N型晶体管(NM0S)或P型晶体管(PM0S)。若晶体管为N型晶体管，功函数金属层34可选用功函数为3.9电子伏特(eV)?4.3eV的金属材料，如铝化钛(TiAl)、铝化锆(ZrAl)、铝化钨(WA1)、铝化钽(TaAl)、铝化铪(HfAl)或TiAlC(碳化钛铝)等，但不以此为限；若晶体管为P型晶体管，功函数金属层34可选用功函数为4.8eV?5.2eV的金属材料，如氮化钛(TiN)、氮化钽(TaN)或碳化钽(TaC)等，但不以此为限。功函数金属层34与低阻抗金属层36之间可包含另一阻障层(图未示)，其中阻障层的材料可包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等材料。低阻抗金属层44则可选自铜(Cu)、铝(A1)、钨(W)、钛铝合金(TiAl)、钴鹤磷化物(cobalt tungsten phosphide, CoffP)等低电阻材料或其组合。由于依据金属栅极置换制作工艺将虚置栅极转换为金属栅极乃此领域者所熟知技术，在此不另加赘述。
[0022]接着以蚀刻方式去除部分金属栅极18，例如去除部分功函数金属层34与低阻抗金属层36,以于各金属栅极18上形成一开口 38并位于间隙壁24内。
[0023]然后如图2所不,沉积一掩模层40于层间介电层32与金属栅极18上并填入开口38。其中掩模层40优选由氮化硅或碳氮化硅(SiCN)所构成，但不局限于此。依据本发明的优选实施例，将掩模层40覆盖于层间介电层32上并填入开口 32的同时优选形成一孔洞(void) 42于各开口 38内的掩模层40中。换句话说,孔洞42的位置优选位于各金属栅极18上的遮盖层40中且优选低于层间介电层32的上表面。
[0024]如图3所示，然后进行一平坦化制作工艺，例如以CMP制作工艺去除部分掩模层40但不将掩模层40研磨至层间介电层32表面,亦即使剩余的掩模层40上表面仍高于层间介电层32的上表面。
[0025]接着如图4所示，进行一光刻暨蚀刻制作工艺，利用一图案化光致抗蚀剂(图未示)为掩模进行一蚀刻制作工艺，去除部分掩模层40及层间介电层32，以于各金属栅极18旁形成多个接触洞44暴露出基底12中的源极/漏极区域26。
[0026]如图5所示，之后再于接触洞44中填入所需的金属材料，并搭配进行一平坦化制作工艺去除部分金属材料以于各接触洞44中形成接触插塞46。由于制作接触插塞的过程为本技术领域所熟知技术，在此不另加赘述。至此即完成本发明优选实施例制作一半导体元件的方法。
[0027]由于本发明在平坦化部分掩模层40时，不会将掩模层40研磨至层间介电层32表面，故剩余的掩模层40上表面高于层间介电层32的上表面。换句话说，各间隙壁24的顶部仍被掩模层40覆盖并保护之，而使该平坦化制作工艺不会伤及间隙壁24的顶部。如图5所示，接触插塞46与层间介电层32上表面的接触点至金属栅极18的距离，便因不受损的间隙壁24而相对较大，使得后续所形成的接触插塞就不会因过于接近金属栅极而影响整个元件的运作。
[0028]请再参照图5，其公开一种半导体元件结构。如图中所示，本发明的半导体元件优选包含一基底12、多个金属栅极18设于基底12上、一层间介电层32环绕金属栅极18、一掩模层40覆盖于金属栅极18及层间介电层32上以及一孔洞42位于各金属栅极18上的遮盖层40中。
[0029]在本实施例中，孔洞42优选低于层间介电层32的上表面，但不局限于此，又可视掩模层40沉积条件的不同使孔洞42形成于金属栅极18上的掩模层40中且又同时高于层间介电层32上表面，此实施例也属本发明所涵盖的范围。另外本实施例又包含多个接触插塞46设于邻近金属栅极18的掩模层40及层间介电层32中并连接基底12的源极/漏极区域26。
[0030]以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
【主权项】
1.一种制作半导体元件的方法，包含: 提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极； 去除部分该金属栅极以形成一开口 ；以及 形成一掩模层填满该开口及该层间介电层上并同时形成一孔洞(void)于该开口内。2.如权利要求1所述的方法，其中该掩模层包含氮化硅或碳氮化硅(SiCN)。3.如权利要求1所述的方法，还包含形成一接触插塞于该掩模层及该层间介电层中。4.一种制作半导体元件的方法，包含: 提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极； 去除部分该金属栅极以形成一开口； 沉积一掩模层填满该开口及该层间介电层上；以及 进行一平坦化制作工艺去除部分该掩模层并使剩余的该掩模层上表面高于该层间介电层的上表面。5.如权利要求4所述的方法，其中该掩模层包含氮化石圭。6.如权利要求4所述的方法，还包含形成一接触插塞于该掩模层及该层间介电层中。7.一种半导体元件，包含: 基底； 金属栅极，设于该基底上； 层间介电层，环绕该金属栅极； 掩模层，覆盖该金属栅极及该层间介电层上；以及 孔洞(void)，位于该金属栅极上的该遮盖层中。8.如权利要求7所述的半导体元件，其中该掩模层包含氮化硅或碳氮化硅(SiCN)。9.如权利要求7所述的半导体元件，其中该孔洞低于该层间介电层的上表面。10.如权利要求7所述的半导体元件，还包含接触插塞，设于该掩模层及该层间介电层中。
【专利摘要】本发明公开一种半导体元件及其制作方法。该半导体元件制作方法包括，首先提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极。然后去除部分金属栅极以形成一开口，并形成一掩模层填满开口于层间介电层上并同时形成一孔洞(void)于开口内。
【IPC分类】H01L21/336, H01L21/283
【公开号】CN105489490
【申请号】CN201410474214
【发明人】林静龄, 黄志森, 洪庆文, 吴家荣, 张宗宏, 李怡慧, 陈意维
【申请人】联华电子股份有限公司
【公开日】2016年4月13日
【申请日】2014年9月17日
【公告号】US9263392
【技术领域】
[0001]本发明涉及一种制作半导体元件的方法，尤其是涉及一种金属栅极晶体管制作工艺。
【背景技术】
[0002]在现有半导体产业中，多晶硅广泛地应用于半导体元件如金属氧化物半导体(metal-oxide-semiconductor,M0S)晶体管中，作为标准的栅极填充材料选择。然而，随着M0S晶体管尺寸持续地微缩，传统多晶娃栅极因硼穿透(boron penetrat1n)效应导致元件效能降低，及其难以避免的空乏效应(deplet1n effect)等问题,使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界更尝试以新的栅极填充材料，例如利用功函数(work funct1n)金属来取代传统的多晶娃栅极，用以作为匹配高介电常数(High-K)栅极介电层的控制电极。
[0003]在现今金属栅极晶体管制作过程中，特别是在进行自行对准接触插塞(self-aligned contacts, SAC))制作工艺时通常会先去除部分金属栅极并于金属栅极上填入一保护用的掩模层，然后以平坦化制作工艺例如化学机械研磨去除部分掩模层并使剩余的掩模层表面与层间介电层表面齐平。然而此设计容易使后续所形成的接触插塞过于接近金属栅极并影响整个元件的运作。因此如何改良现行金属栅极制作工艺即为现今一重要课题。
【发明内容】
[0004]为解决上述问题，本发明优选实施例是公开一种制作半导体元件的方法。首先提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极。然后去除部分金属栅极以形成一开口，并形成一掩模层填满开口于层间介电层上并同时形成一孔洞(void)于开口内。
[0005]本发明另一实施例是公开一种制作半导体元件的方法。首先提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极。然后去除部分金属栅极以形成一开口，沉积一掩模层填满开口于层间介电层上，并进行一平坦化制作工艺去除部分掩模层并使剩余的掩模层上表面高于层间介电层的上表面。
[0006]本发明又一实施例是公开一种半导体兀件，其包含一基底、一金属栅极设于基底上、一层间介电层环绕金属栅极、一掩模层覆盖金属栅极及层间介电层以及一孔洞(void)位于金属栅极上的遮盖层中。
【附图说明】
[0007]图1至图5为本发明优选实施例制作一半导体元件的方法示意图。
[0008]主要元件符号说明
[0009]12 基底14 鳍状结构
[0010]18金属栅极24间隙壁
[0011]26源极/漏极区域32 层间介电层
[0012]34功函数金属层36低阻抗金属层
[0013]38开口40掩模层
[0014]42孔洞44接触洞
[0015]46接触插塞
【具体实施方式】
[0016]请参照图1至图5,图1至图5为本发明优选实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，例如一硅基底或硅覆绝缘(SOI)基板，其上定义有一晶体管区，例如一 PM0S晶体管区或一 NM0S晶体管区。
[0017]基底12上具有至少一鳍状结构14及一绝缘层(图未示)，其中鳍状结构14的底部是被绝缘层，例如氧化硅所包覆而形成浅沟隔离，且部分的鳍状结构14上另分别设有多个金属栅极18。需注意的是，本实施例虽以四个金属栅极为例，但金属栅极的数量并不局限于此，而可视制作工艺需求任意调整。
[0018]上述鳍状结构14的形成方式可以包含先形成一图案化掩模(图未示)于基底12上，再经过一蚀刻制作工艺，将图案化掩模的图案转移至基底12中。接着，对应三栅极晶体管元件及双栅极鳍状晶体管元件结构特性的不同，而可选择性去除或留下图案化掩模，并利用沉积、化学机械研磨(chemical mechanical polishing, CMP)及回蚀刻制作工艺而形成一环绕鳍状结构14底部的绝缘层。除此之外，鳍状结构14的形成方式另也可以是先制作一图案化硬掩模层(图未示)于基底12上，并利用外延制作工艺于暴露出于图案化硬掩模层的基底12上成长出半导体层，此半导体层即可作为相对应的鳍状结构14。同样的，另可以选择性去除或留下图案化硬掩模层，并通过沉积、CMP及回蚀刻制作工艺形成一绝缘层以包覆住鳍状结构14的底部。另外，当基底12为硅覆绝缘(SOI)基板时，则可利用图案化掩模来蚀刻基底上的一半导体层，并停止于此半导体层下方的一底氧化层以形成鳍状结构，故可省略前述制作绝缘层的步骤。
[0019]金属栅极18的制作方式可依据制作工艺需求以先栅极(gate first)制作工艺、后栅极(gate last)制作工艺的先栅极介电层(high_k first)制作工艺以及后栅极制作工艺的后栅极介电层(high-k last)制作工艺等方式制作完成。以本实施例的先栅极介电层制作工艺为例，可先于鳍状结构14与绝缘层上形成一优选包含高介电常数介电层与多晶硅材料所构成的虚置栅极(图未示)，然后于虚置栅极侧壁形成间隙壁24。接着于间隙壁24两侧的鳍状结构14以及/或基底12中形成一源极/漏极区域26与外延层(图未示)、形成一接触洞蚀刻停止层(图未示)覆盖虚置栅极，并形成一由四乙氧基硅烷(Tetraethylorthosilicate, TE0S)所组成的层间介电层32于接触洞蚀刻停止层上。
[0020]之后可进行一金属栅极置换(replacement metal gate)制作工艺,先平坦化部分的层间介电层32及接触洞蚀刻停止层，并再将虚置栅极转换为一金属栅极。金属栅极置换制作工艺可包括先进行一选择性的干蚀刻或湿蚀刻制作工艺，例如利用氨水(ammoniumhydroxide, ΝΗ40Η)或氢1 氧化四甲铵(Tetrame thy 1 ammon ium Hydroxide, TMAH)等蚀刻溶液来去除虚置栅极中的多晶硅材料以于层间介电层32中形成一凹槽。之后形成一至少包含U型功函数金属层34与低阻抗金属层36的导电层于该凹槽内，并再搭配进行一平坦化制作工艺使U型功函数金属层34与低阻抗金属层36的表面与层间介电层表面齐平。
[0021]在本实施例 中，功函数金属层34优选用以调整形成金属栅极的功函数，使其适用于N型晶体管(NM0S)或P型晶体管(PM0S)。若晶体管为N型晶体管，功函数金属层34可选用功函数为3.9电子伏特(eV)?4.3eV的金属材料，如铝化钛(TiAl)、铝化锆(ZrAl)、铝化钨(WA1)、铝化钽(TaAl)、铝化铪(HfAl)或TiAlC(碳化钛铝)等，但不以此为限；若晶体管为P型晶体管，功函数金属层34可选用功函数为4.8eV?5.2eV的金属材料，如氮化钛(TiN)、氮化钽(TaN)或碳化钽(TaC)等，但不以此为限。功函数金属层34与低阻抗金属层36之间可包含另一阻障层(图未示)，其中阻障层的材料可包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等材料。低阻抗金属层44则可选自铜(Cu)、铝(A1)、钨(W)、钛铝合金(TiAl)、钴鹤磷化物(cobalt tungsten phosphide, CoffP)等低电阻材料或其组合。由于依据金属栅极置换制作工艺将虚置栅极转换为金属栅极乃此领域者所熟知技术，在此不另加赘述。
[0022]接着以蚀刻方式去除部分金属栅极18，例如去除部分功函数金属层34与低阻抗金属层36,以于各金属栅极18上形成一开口 38并位于间隙壁24内。
[0023]然后如图2所不,沉积一掩模层40于层间介电层32与金属栅极18上并填入开口38。其中掩模层40优选由氮化硅或碳氮化硅(SiCN)所构成，但不局限于此。依据本发明的优选实施例，将掩模层40覆盖于层间介电层32上并填入开口 32的同时优选形成一孔洞(void) 42于各开口 38内的掩模层40中。换句话说,孔洞42的位置优选位于各金属栅极18上的遮盖层40中且优选低于层间介电层32的上表面。
[0024]如图3所示，然后进行一平坦化制作工艺，例如以CMP制作工艺去除部分掩模层40但不将掩模层40研磨至层间介电层32表面,亦即使剩余的掩模层40上表面仍高于层间介电层32的上表面。
[0025]接着如图4所示，进行一光刻暨蚀刻制作工艺，利用一图案化光致抗蚀剂(图未示)为掩模进行一蚀刻制作工艺，去除部分掩模层40及层间介电层32，以于各金属栅极18旁形成多个接触洞44暴露出基底12中的源极/漏极区域26。
[0026]如图5所示，之后再于接触洞44中填入所需的金属材料，并搭配进行一平坦化制作工艺去除部分金属材料以于各接触洞44中形成接触插塞46。由于制作接触插塞的过程为本技术领域所熟知技术，在此不另加赘述。至此即完成本发明优选实施例制作一半导体元件的方法。
[0027]由于本发明在平坦化部分掩模层40时，不会将掩模层40研磨至层间介电层32表面，故剩余的掩模层40上表面高于层间介电层32的上表面。换句话说，各间隙壁24的顶部仍被掩模层40覆盖并保护之，而使该平坦化制作工艺不会伤及间隙壁24的顶部。如图5所示，接触插塞46与层间介电层32上表面的接触点至金属栅极18的距离，便因不受损的间隙壁24而相对较大，使得后续所形成的接触插塞就不会因过于接近金属栅极而影响整个元件的运作。
[0028]请再参照图5，其公开一种半导体元件结构。如图中所示，本发明的半导体元件优选包含一基底12、多个金属栅极18设于基底12上、一层间介电层32环绕金属栅极18、一掩模层40覆盖于金属栅极18及层间介电层32上以及一孔洞42位于各金属栅极18上的遮盖层40中。
[0029]在本实施例中，孔洞42优选低于层间介电层32的上表面，但不局限于此，又可视掩模层40沉积条件的不同使孔洞42形成于金属栅极18上的掩模层40中且又同时高于层间介电层32上表面，此实施例也属本发明所涵盖的范围。另外本实施例又包含多个接触插塞46设于邻近金属栅极18的掩模层40及层间介电层32中并连接基底12的源极/漏极区域26。
[0030]以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
【主权项】
1.一种制作半导体元件的方法，包含: 提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极； 去除部分该金属栅极以形成一开口 ；以及 形成一掩模层填满该开口及该层间介电层上并同时形成一孔洞(void)于该开口内。2.如权利要求1所述的方法，其中该掩模层包含氮化硅或碳氮化硅(SiCN)。3.如权利要求1所述的方法，还包含形成一接触插塞于该掩模层及该层间介电层中。4.一种制作半导体元件的方法，包含: 提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极； 去除部分该金属栅极以形成一开口； 沉积一掩模层填满该开口及该层间介电层上；以及 进行一平坦化制作工艺去除部分该掩模层并使剩余的该掩模层上表面高于该层间介电层的上表面。5.如权利要求4所述的方法，其中该掩模层包含氮化石圭。6.如权利要求4所述的方法，还包含形成一接触插塞于该掩模层及该层间介电层中。7.一种半导体元件，包含: 基底； 金属栅极，设于该基底上； 层间介电层，环绕该金属栅极； 掩模层，覆盖该金属栅极及该层间介电层上；以及 孔洞(void)，位于该金属栅极上的该遮盖层中。8.如权利要求7所述的半导体元件，其中该掩模层包含氮化硅或碳氮化硅(SiCN)。9.如权利要求7所述的半导体元件，其中该孔洞低于该层间介电层的上表面。10.如权利要求7所述的半导体元件，还包含接触插塞，设于该掩模层及该层间介电层中。
【专利摘要】本发明公开一种半导体元件及其制作方法。该半导体元件制作方法包括，首先提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极。然后去除部分金属栅极以形成一开口，并形成一掩模层填满开口于层间介电层上并同时形成一孔洞(void)于开口内。
【IPC分类】H01L21/336, H01L21/283
【公开号】CN105489490
【申请号】CN201410474214
【发明人】林静龄, 黄志森, 洪庆文, 吴家荣, 张宗宏, 李怡慧, 陈意维
【申请人】联华电子股份有限公司
【公开日】2016年4月13日
【申请日】2014年9月17日
【公告号】US9263392
最新回复(0)