改善闪存器件性能的方法
改善闪存器件性能的方法
【技术领域】
[0001]本发明涉及半导体制作技术领域，特别涉及一种改善闪存器件性能的方法。
【背景技术】
[0002]随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flash memory device)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。其中，快闪存储器根据阵列结构的不同，主要分与非门快闪存储器和或非门快闪存储器，由于与非门快闪存储器比或非门快闪存储器的集成度高，所以与非门快闪存储器具有更广的应用范围。
[0003]典型的与非门快闪存储器以掺杂的多晶娃作为浮动栅极(floatinggate)和控制栅极(control gate);其中，控制栅极形成于浮动栅极上，且通过栅间介质层相隔；浮动栅极形成于衬底上，通过一层隧穿介质层(tunnel oxide)相隔。当对快闪存储器进行信息的写入操作时，通过在控制栅极与源区/漏区施加偏压，使电子注入浮动栅极中；在读取快闪存储器信息时，在控制栅极施加一工作电压，此时浮动栅极的带电状态会影响其下方沟道(channel)的开/关，而此沟道的开/关即为判断信息值0或1的依据；当快闪存储器在擦除信息时，将衬底、源区、漏区或控制栅极的相对电位提高，并利用隧穿效应使电子由浮动栅极穿过隧穿介质层而进入衬底、源区或漏区中，或是穿过栅间介质层而进入控制栅极中。
[0004]然而，现有技术形成的闪存器件的性能有待提高。
【发明内容】
[0005]本发明解决的问题是提供一种改善闪存器件性能的方法，提高刻蚀形成的多晶硅侧墙表面形貌，避免形成草状缺陷，进而改善形成的闪存器件性能。
[0006]为解决上述问题，本发明提供一种改善闪存器件性能的方法，包括:提供基底，所述基底表面形成有栅极结构;在所述栅极结构顶部表面和侧壁表面、以及基底表面形成多晶硅层;在所述多晶硅层表面形成氧化层;采用第一无掩膜刻蚀工艺刻蚀所述氧化层，直至暴露出位于栅极结构顶部表面的多晶硅层，且暴露出的多晶硅层表面形成有聚合物杂质；采用含有02以及C12的刻蚀气体，刻蚀去除所述聚合物杂质;在刻蚀去除所述聚合物杂质之后，采用第二无掩膜刻蚀工艺刻蚀所述多晶硅层，直至刻蚀去除位于栅极结构顶部表面的多晶硅层，形成位于栅极结构侧壁表面的多晶硅侧墙。
[0007]可选的，所述刻蚀去除聚合物杂质的工艺时长小于或等于10秒。
[0008]可选的，所述聚合物杂质中含有硅离子和碳离子，其中，02适于去除聚合物杂质中的碳离子，C12适于去除聚合物杂质中的硅离子。
[0009 ] 可选的，所述刻蚀去除聚合物杂质的工艺参数包括:C12流量为80 s ccm至100 s c cm，O2流量为5sccm至158(:011，腔室压强为31]11:01'1'至71111:01'1'，偏置磁通量为100￥13至150￥13，射频功率为400Ws至600Ws。
[0010]可选的，所述氧化层的材料为氧化硅。
[0011]可选的，所述第一无掩膜刻蚀工艺的工艺参数包括:刻蚀气体包括CF4和Cl2，其中，CF4流量为60sccm至100sccm，Cl2流量为lOsccm至20sccm，腔室压强为2mtorr至6mtorr，偏置磁通量为50Wb至70Wb，射频功率为500Ws至700Ws。
[0012]可选的，所述第二无掩膜刻蚀工艺包括依次顺序进行的主刻蚀工艺和过刻蚀工艺，其中，主刻蚀工艺的工艺参数包括:刻蚀气体包括HBr、02和Cl2，其中，HBr流量为70sccm至90 seem，O2流量为Osccm至10 seem，Cl 2流量为40 seem至60 seem，腔室压强为2mtorr至6mtorr，偏置磁通量为lOOWb至140Wb，射频功率为300Ws至500Ws。
[0013]可选的，在形成所述多晶硅层之前，还在所述栅极结构顶部表面形成保护层，所述保护层的材料与多晶硅层的材料不同。
[0014]可选的，所述多晶硅层层的厚度为1500埃至2500埃;所述氧化层的厚度为150埃至250埃。
[0015]可选的，所述多晶硅侧墙部分侧壁表面被剩余氧化层覆盖。
[0016]与现有技术相比，本发明的技术方案具有以下优点:
[0017]本发明提供的改善闪存器件性能的方法的技术方案中，在所述栅极结构顶部表面和侧壁表面、以及基底表面形成多晶硅层;在所述多晶硅层表面形成氧化层;采用第一无掩膜刻蚀工艺刻蚀所述氧化层，直至暴露出位于栅极结构顶部表面的多晶硅层，且暴露出的多晶硅层表面形成有聚合物杂质;采用含有02以及Cl2的刻蚀气体，刻蚀去除所述聚合物杂质；在刻蚀去除所述聚合物杂质之后，采用第二无掩膜刻蚀工艺刻蚀所述多晶硅层，直至刻蚀去除位于栅极结构顶部表面的多晶硅层，形成位于栅极结构侧壁表面的多晶硅侧墙。本发明在刻蚀多晶硅层之前，采用02以及Cl2刻蚀去除位于多晶硅层表面的聚合物杂质，防止聚合物杂质构成刻蚀多晶硅层的微掩膜，使得刻蚀后形成的多晶硅侧墙表面形貌良好，提高形成的闪存器件的性能。并且，本发明在去除聚合物杂质的同时，避免或减少了对氧化层造成点缺陷问题，使得氧化层保持良好的形貌，继而相应使得形成的多晶硅侧墙的表面形貌得到改善，提高形成的闪存器件的性能。
[0018]进一步，本发明中刻蚀去除聚合物杂质的工艺时长小于等于10秒，保证有效的刻蚀去除聚合物杂质，并且进一步的避免刻蚀聚合物杂质的工艺对氧化层造成点缺陷刻蚀问题。
【附图说明】
[0019]图1至图6为本发明一实施例提供的闪存器件形成过程的剖面结构示意图。
【具体实施方式】
[0020]由【背景技术】可知，现有技术形成的闪存器件的性能有待提高。
[0021]闪存器件的形成过程包括:提供基底，所述基底表面形成有栅极结构;形成覆盖栅极结构顶部和侧壁、以及基底表面的多晶硅层;在所述多晶硅层表面形成氧化层;采用无掩膜刻蚀工艺，刻蚀所述氧化层以及多晶硅层，形成覆盖栅极结构侧壁表面的多晶硅侧墙，形成的多晶硅侧墙表面具有草状缺陷(grass defect)，使得多晶硅侧墙的侧壁平坦度差。
[0022]经研究发现，造成多晶硅侧墙表面具有草状缺陷的原因在于:在无掩膜刻蚀工艺对多晶硅层进行刻蚀之前，所述多晶硅层表面聚集有聚合物杂质(polymer)，所述聚合物杂质包括硅离子和碳离子;接着，当对多晶硅层进行无掩膜刻蚀工艺时，位于多晶硅层表面的聚合物杂质构成微掩膜(tiny mask)，所述微掩膜阻挡无掩膜刻蚀工艺对其下方的多晶娃层进行刻蚀。因此，当对多晶硅层的刻蚀工艺完成后，刻蚀后形成的多晶硅侧墙表面平坦度差，微掩膜下方的多晶硅侧墙表面相较于不具有微掩膜的多晶硅侧墙表面更凸出，从而使得多晶硅侧壁表面具有草状缺陷，所述草状缺陷严重影响形成的闪存器件的性能。
[0023]为解决上述问题，本发明提供一种改善闪存器件性能的方法，包括:提供基底，所述基底表面形成有栅极结构;在所述栅极结构顶部表面和侧壁表面、以及基底表面形成多晶硅层;在所述多晶硅层表面形成氧化层;采用第一无掩膜刻蚀工艺刻蚀所述氧化层，直至暴露出位于栅极结构顶部表面的多晶硅层，且暴露出的多晶硅层表面形成有聚合物杂质；采用含有02以及C12的刻蚀气体，刻蚀去除所述聚合物杂质;在刻蚀去除所述聚合物杂质之后，采用第二无掩膜刻蚀工艺刻蚀所述多晶硅层，直至刻蚀去除位于栅极结构顶部表面的多晶硅层，形成位于栅极结构侧壁表面的多晶硅侧墙。本发明在刻蚀多晶硅层之前，采用02以及Cl2刻蚀去除位于多晶硅层表面的聚合物杂质，防止聚合物杂质构成刻蚀多晶硅层的微掩膜，使得刻蚀后形成的多晶硅侧墙表面形貌良好，提高形成的闪存器件的性 能。
[0024]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0025]图1至图6为本发明一实施例提供的闪存器件形成过程的剖面结构示意图。
[0026]参考图1，提供基底201，所述基底201表面形成有栅极结构。
[0027]本实施例中，所述基底201为硅衬底、锗衬底、锗硅衬底、碳化硅衬底、绝缘体上的硅衬底或绝缘体上锗衬底、玻璃衬底或111 -V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。所述基底201表面还能够形成有界面层，所述基底201内还能够形成有器件，例如，PM0S晶体管、NM0S晶体管、CMOS晶体管、电阻器、电容器或电感器等。
[0028]在其他实施例中，形成的半导体器件为鳍式场效应管时，所述基底包括衬底以及位于衬底表面分立的鳍部(Fin)，其中，衬底的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，鳍部的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。
[0029]本实施例中，所述栅极结构包括栅极层200以及位于栅极层200侧壁表面的绝缘侧壁层202。其中，所述栅极层200还包括栅介质层以及位于栅介质层表面的栅电极层，所述栅介质层的材料为氧化硅或高k栅介质材料，所述高k栅介质材料为Hf02、HfSi0、HfSi0N、!1^^0、把110、!^2抑、2抑2或六1203，所述栅电极层的材料为六1、01^8^11^附、11或￥中的一种或多种。所述绝缘侧壁层202的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种。
[0030]本实施例中，还在所述栅极结构顶部表面形成保护层203，所述保护层203的材料与后续形成的多晶硅层的材料不同，从而使得后续刻蚀多晶硅层的刻蚀工艺对保护层203的刻蚀速率很小，所述保护层203起到刻蚀停止作用，进而保护栅极结构顶部表面免受刻蚀损伤。本实施例中，所述保护层203的材料为氧化硅，所述保护层203的厚度为100埃至150埃，例如为120埃。
[0031]参考图2，在所述栅极结构顶部表面和侧壁表面、以及基底201表面形成多晶硅层204。
[0032]本实施例中，由于栅极结构顶部表面形成有保护层203，因此所述多晶硅层204还位于保护层203表面。具体的，所述多晶硅层204除位于基底201表面外，还位于保护层203表面以及绝缘侧壁层202表面。
[0033]所述多晶硅层204为后续形成位于栅极结构侧壁的多晶硅侧墙提供工艺基础，所述多晶硅层204的材料为多晶硅或者掺杂的多晶硅，例如，掺杂有N型离子或P型离子的多晶娃。
[0034]采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述多晶硅层204。本实施例中，所述多晶硅层204的材料为多晶硅，采用化学气相沉积工艺形成所述多晶硅层204，所述多晶硅层204的厚度为1500埃至2500埃，例如为1900埃。
[0035]参考图3，在所述多晶硅层204表面形成氧化层205。
[0036]所述氧化层205的材料为氧化硅、氮氧化硅、碳氧化硅或碳氮氧化硅;采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述氧化层205。
[0037]在后续形成多晶硅侧墙后，位于多晶硅侧墙表面的剩余氧化层205起到保护多晶硅侧墙不被氧化的作用，且剩余氧化层205还能够作为外围逻辑电路的栅氧化层。
[0038]本实施例中，所述氧化层205的材料为氧化硅，采用化学气相沉积工艺形成所述氧化层205，所述氧化层205的厚度为150埃至250埃，例如为200埃。
[0039]参考图4，采用第一无掩膜刻蚀工艺刻蚀所述氧化层205，直至暴露出位于栅极结构顶部表面的多晶硅层204。
[0040]所述第一无掩膜刻蚀工艺为干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括含碳气体，例如为CH4、CHF3、CH2F2或CH3C1中的一种或多种。
[0041]在刻蚀所述氧化层205的过程中，刻蚀气体与氧化层205的材料会发生化学反应形成反应副产物，所述反应副产物中含有碳离子和硅离子;一部分反应副产物能够随着刻蚀气体的流动而被带离刻蚀腔室，剩余部分反应副产物则在重力作用下掉落，当多晶硅层204被暴露出来时，所述掉落的反应副产物将附着在暴露出的多晶硅层204表面，使得暴露出的多晶娃层204表面形成有聚合物杂质207，所述聚合物杂质207中含有娃离子和碳离子。
[0042]本实施例中，所述第一无掩膜刻蚀工艺的工艺参数包括:刻蚀气体包括CF4和Cl2，其中，CF4流量为608(^111至1008(^111，(]12流量为108(^1]1至208(^111，腔室压强为21111:01'1'至6mtorr，偏置磁通量为50Wb至70Wb，射频功率为500Ws至700Ws。
[0043]其中，seem指的standard-statecubic centimeter per minute，即标况毫升每分，mtorr指的毫托，Wb指磁通量单位韦伯，Ws指能量单位。
[0044]在一具体实施例中，第一无掩膜刻蚀工艺的工艺参数为，CF4流量为80%(^，(:12流量为15sccm，腔室压强为4mtorr，偏置磁通量为60Wb，射频功率为600Ws，刻蚀时长为25秒。
[0045]参考图5，采用含有02和Cl2的刻蚀气体，刻蚀去除所述聚合物杂质207(参考图4)。
[0046]由于后续会继续刻蚀多晶硅层204直至形成位于栅极结构侧壁的多晶硅侧墙，若所述多晶硅层204表面附着有聚合物杂质207，则所述聚合物杂质207将成为后续刻蚀多晶硅层204的微掩膜(tiny mask)，阻挡刻蚀工艺对聚合物杂质层207下方的多晶硅层204进行刻蚀，进而导致刻蚀后形成的多晶硅侧墙表面凹凸不平，造成形成的多晶硅侧墙表面具有草状缺陷(grass defect)。
[0047]为此，本实施例在后续对多晶硅层204进行刻蚀之前，刻蚀去除所述聚合物杂质207。
[0048]硅离子与碳离子化学键结合形成S1-C键，因此聚合物杂质207中含有S1-C键。所述Cl2适于去除聚合物杂质207中的硅离子，由于Cl-Si键的键能大于S1-c键的键能，说明与S1-C键相比，Si离子与C1离子结合形成的Cl-Si键更加的稳定，因此C1能够使聚合物杂质207中的硅离子挣脱S1-C键的束缚，重新进行化学键的结合而从聚合物杂质207中脱离。
[0049]所述02适于去除聚合物杂质207中的碳离子，0离子与C离子结合形成C-0键或0-C-0键，从而使C离子从聚合物杂质中脱离。并且，所述02在一定程度上还能够减小刻蚀去除聚合物杂质207的工艺对氧化层204的刻蚀速率，避免对氧化层204造成点刻蚀问题(pittingissue)ο
[0050]本实施例中，所述刻蚀去除聚合物杂质207的工艺参数包括:Cl2流量为80sCCm至1008(^111，02流量为58(^1]1至158(^111，腔室压强为31111:01'1'至71111:01'1'，偏置磁通量为100￥13至150Wb，射频功率为400Ws至600Ws。将刻蚀气体等离子体化形成等离子氯和等离子体氧，所述等离子体氯和等离子体样对聚合物杂质207进行轰击，从而达到去除聚合物杂质207中娃离子和碳离子的目的。
[0051]并且，为了进一步避免刻蚀去除聚合物杂质207的工艺对氧化层205造成点刻蚀问题，所述刻蚀去除聚合物杂质207的工艺时长应小于或等于10秒，保证聚合物杂质207中的碳离子和硅离子被有效的去除，且避免刻蚀去除聚合物杂质207的工艺对氧化层205造成点刻蚀。
[0052]在一具体实施例中，刻蚀去除聚合物杂质207的工艺参数包括:Cl2流量为90SCCm至，02流量为lOsccm，腔室压强为5mtorr ，偏置磁通量为60Wb，射频功率为600Ws，刻蚀时长为5秒。
[0053]需要说明的是，本实施例中刻蚀去除聚合物杂质207的刻蚀气体为02和C12，02和C12为对氧化层205较温和的气体，从而在达到刻蚀去除聚合物杂质207的目的的同时，避免对氧化层205造成刻蚀损伤。若刻蚀去除聚合物杂质的工艺对氧化层造成点刻蚀问题，则具有点刻蚀问题的氧化层下方的多晶硅层将被过早的暴露在刻蚀环境中，相应的也会导致后续形成的多晶硅侧墙表面平坦度差的问题。
[0054]并且，本实施例中刻蚀去除聚合物杂质207的工艺步骤在后续刻蚀多晶硅层204之前进行，所述刻蚀去除聚合物杂质207的工艺不会对多晶硅层204造成刻蚀，避免由于刻蚀工艺对聚合物杂质207和对多晶硅层204的刻蚀速率不同而导致的草状缺陷问题。
[0055]若在刻蚀多晶硅层之前未刻蚀去除聚合物杂质，而在对多晶硅层进行刻蚀工艺的同时加入聚合物杂质处理气体，则由于刻蚀去除多晶硅层的工艺对聚合物杂质和对多晶硅层具有高选择性，对多晶硅层的刻蚀速率大于对聚合物杂质的刻蚀速率，使得被聚合物杂质覆盖的多晶硅层被刻蚀去除所需的时间比未被聚合物杂质覆盖的多晶硅层被刻蚀去除所需的时间长，因此当刻蚀多晶硅层的工艺完成时，形成的多晶硅侧墙表面仍具有草状缺陷问题。
[0056]参考图6，在刻蚀去除所述聚合物杂质207(参考图4)之后，采用第二无掩膜刻蚀工艺刻蚀所述多晶硅层204(参考图5)，直至刻蚀去除位于栅极结构顶部表面的多晶硅层204，形成位于栅极结构侧壁表面的多晶硅侧墙215。
[0057]本实施例中，所述第二无掩膜刻蚀工艺为干法刻蚀工艺，当位于栅极结构顶部表面的多晶硅层204被刻蚀去除时，栅极结构侧壁表面仍被部分厚度的多晶硅层204覆盖，所述位于栅极结构侧壁表面的多晶硅层204形成所述多晶硅侧墙215。
[0058]由于前述已经将位于多晶硅层204表面的聚合物杂质刻蚀去除，不存在聚合物杂质构成的微掩膜，因此多晶硅层204表面各处被刻蚀去除的速率较均匀，使得刻蚀后形成的多晶硅侧墙215表面形貌良好，避免在多晶硅侧墙215表面形成草状缺陷问题。
[0059]本实施例中，由于栅极结构顶部表面形成保护层203，所述保护层203在第二无掩膜刻蚀工艺过程中起到保护栅极结构顶部表面的作用，防止栅极结构顶部表面暴露在第二无掩膜刻蚀环境中。
[0060]且为了避免刻蚀多晶硅层204的工艺对基底201表面造成过刻蚀，所述第二无掩膜刻蚀工艺包括依次顺序进行的主刻蚀工艺(main etch)以及过刻蚀工艺(over etch)，其中，所述主刻蚀工艺对多晶硅层204的刻蚀速率大于过刻蚀工艺对多晶硅层204的刻蚀速率，且主刻蚀工艺对多晶硅层204与对基底201的刻蚀选择性小于过刻蚀工艺对多晶硅层204与对基底201的刻蚀选择性。
[0061 ] 所述主刻蚀工艺的工艺参数包括:刻蚀气体包括HBr、02和Cl2，其中，HBr流量为70sccm至9()8。011，02流量为08。0]1至108。011，(]12流量为408。0]1至608。011，腔室压强为21]11:01^.至6mtorr，偏置磁通量为lOOWb至140Wb，射频功率为300Ws至500Ws。
[0062]在一个具体实施例中，所述主刻蚀工艺的工艺参数包括:HBr流量为80sccm，02流量为5sccm，Cl2流量为50sccm，腔室压强为4mtorr，偏置磁通量为120ffb，射频功率为400Ws。
[0063]刻蚀形成的多晶硅侧墙215部分侧壁表面被剩余氧化层205覆盖。
[0064]本实施例中，刻蚀后形成的多晶硅侧墙215表面具有良好形貌，避免了草状缺陷问题，从而改善了形成的闪存器件的性能。
[0065]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种改善闪存器件性能的方法，其特征在于，包括: 提供基底，所述基底表面形成有栅极结构； 在所述栅极结构顶部表面和侧壁表面、以及基底表面形成多晶硅层； 在所述多晶硅层表面形成氧化层； 采用第一无掩膜刻蚀工艺刻蚀所述氧化层，直至暴露出位于栅极结构顶部表面的多晶娃层，且暴露出的多晶娃层表面形成有聚合物杂质； 采用含有02以及C12的刻蚀气体，刻蚀去除所述聚合物杂质； 在刻蚀去除所述聚合物杂质之后，采用第二无掩膜刻蚀工艺刻蚀所述多晶硅层，直至刻蚀去除位于栅极结构顶部表面的多晶硅层，形成位于栅极结构侧壁表面的多晶硅侧墙。2.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述刻蚀去除聚合物杂质的工艺时长小于或等于10秒。3.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述聚合物杂质中含有硅离子和碳离子，其中，02适于去除聚合物杂质中的碳离子，Cl2适于去除聚合物杂质中的硅离子。4.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述刻蚀去除聚合物杂质的工艺参数包括:Ch流量为80sccm至100sccm，02流量为5sccm至15sccm，腔室压强为3mtorr至7mtorr，偏置磁通量为lOOWb至150Wb，射频功率为400Ws至600Ws。5.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述氧化层的材料为氧化娃。6.如权利要求5所述改善闪存器件性能的方法，其特征在于，所述第一无掩膜刻蚀工艺的工艺参数包括:刻蚀气体包括CF4和Cl2，其中，CF4流量为60sccm至lOOsccm，Cl2流量为108(^111至208(^111，腔室压强为21111:01'1'至61111:01^，偏置磁通量为50Wb至70Wb，射频功率为500Ws 至 700Ws。7.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述第二无掩膜刻蚀工艺包括依次顺序进行的主刻蚀工艺和过刻蚀工艺，其中，主刻蚀工艺的工艺参数包括:刻蚀气体包括HBr、02和C12，其中，HBr流量为70sccm至90sccm，02流量为Osccm至10sccm，Cl2流量为40sccm至608(^!11，腔室压强为21111:01'1'至61111:01'1'，偏置磁通量为100￥13至140￥13，射频功率为300Ws 至 500Ws。8.如权利要求1所述改善闪存器件性能的方法，其特征在于，在形成所述多晶硅层之前，还在所述栅极结构顶部表面形成保护层，所述保护层的材料与多晶硅层的材料不同。9.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述多晶硅层层的厚度为1500埃至2500埃;所述氧化层的厚度为150埃至250埃。10.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述多晶硅侧墙部分侧壁表面被剩余氧化层覆盖。
【专利摘要】一种改善闪存器件性能的方法，包括：提供基底，基底表面形成有栅极结构；在所述栅极结构顶部表面和侧壁表面、以及基底表面形成多晶硅层；在多晶硅层表面形成氧化层；采用第一无掩膜刻蚀工艺刻蚀氧化层，直至暴露出位于栅极结构顶部表面的多晶硅层，且暴露出的多晶硅层表面形成有聚合物杂质；采用含有O2以及Cl2的刻蚀气体，刻蚀去除聚合物杂质；在刻蚀去除聚合物杂质之后，采用第二无掩膜刻蚀工艺刻蚀多晶硅层，直至刻蚀去除位于栅极结构顶部表面的多晶硅层，形成多晶硅侧墙。本发明刻蚀去除聚合物杂质的工艺温和，避免对氧化层造成刻蚀形成点缺陷，改善刻蚀后形成的多晶硅侧墙的形貌。
【IPC分类】H01L21/8247
【公开号】CN105489558
【申请号】CN201510888014
【发明人】张振兴
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年4月13日
【申请日】2015年12月4日
【技术领域】
[0001]本发明涉及半导体制作技术领域，特别涉及一种改善闪存器件性能的方法。
【背景技术】
[0002]随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flash memory device)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。其中，快闪存储器根据阵列结构的不同，主要分与非门快闪存储器和或非门快闪存储器，由于与非门快闪存储器比或非门快闪存储器的集成度高，所以与非门快闪存储器具有更广的应用范围。
[0003]典型的与非门快闪存储器以掺杂的多晶娃作为浮动栅极(floatinggate)和控制栅极(control gate);其中，控制栅极形成于浮动栅极上，且通过栅间介质层相隔；浮动栅极形成于衬底上，通过一层隧穿介质层(tunnel oxide)相隔。当对快闪存储器进行信息的写入操作时，通过在控制栅极与源区/漏区施加偏压，使电子注入浮动栅极中；在读取快闪存储器信息时，在控制栅极施加一工作电压，此时浮动栅极的带电状态会影响其下方沟道(channel)的开/关，而此沟道的开/关即为判断信息值0或1的依据；当快闪存储器在擦除信息时，将衬底、源区、漏区或控制栅极的相对电位提高，并利用隧穿效应使电子由浮动栅极穿过隧穿介质层而进入衬底、源区或漏区中，或是穿过栅间介质层而进入控制栅极中。
[0004]然而，现有技术形成的闪存器件的性能有待提高。
【发明内容】
[0005]本发明解决的问题是提供一种改善闪存器件性能的方法，提高刻蚀形成的多晶硅侧墙表面形貌，避免形成草状缺陷，进而改善形成的闪存器件性能。
[0006]为解决上述问题，本发明提供一种改善闪存器件性能的方法，包括:提供基底，所述基底表面形成有栅极结构;在所述栅极结构顶部表面和侧壁表面、以及基底表面形成多晶硅层;在所述多晶硅层表面形成氧化层;采用第一无掩膜刻蚀工艺刻蚀所述氧化层，直至暴露出位于栅极结构顶部表面的多晶硅层，且暴露出的多晶硅层表面形成有聚合物杂质；采用含有02以及C12的刻蚀气体，刻蚀去除所述聚合物杂质;在刻蚀去除所述聚合物杂质之后，采用第二无掩膜刻蚀工艺刻蚀所述多晶硅层，直至刻蚀去除位于栅极结构顶部表面的多晶硅层，形成位于栅极结构侧壁表面的多晶硅侧墙。
[0007]可选的，所述刻蚀去除聚合物杂质的工艺时长小于或等于10秒。
[0008]可选的，所述聚合物杂质中含有硅离子和碳离子，其中，02适于去除聚合物杂质中的碳离子，C12适于去除聚合物杂质中的硅离子。
[0009 ] 可选的，所述刻蚀去除聚合物杂质的工艺参数包括:C12流量为80 s ccm至100 s c cm，O2流量为5sccm至158(:011，腔室压强为31]11:01'1'至71111:01'1'，偏置磁通量为100￥13至150￥13，射频功率为400Ws至600Ws。
[0010]可选的，所述氧化层的材料为氧化硅。
[0011]可选的，所述第一无掩膜刻蚀工艺的工艺参数包括:刻蚀气体包括CF4和Cl2，其中，CF4流量为60sccm至100sccm，Cl2流量为lOsccm至20sccm，腔室压强为2mtorr至6mtorr，偏置磁通量为50Wb至70Wb，射频功率为500Ws至700Ws。
[0012]可选的，所述第二无掩膜刻蚀工艺包括依次顺序进行的主刻蚀工艺和过刻蚀工艺，其中，主刻蚀工艺的工艺参数包括:刻蚀气体包括HBr、02和Cl2，其中，HBr流量为70sccm至90 seem，O2流量为Osccm至10 seem，Cl 2流量为40 seem至60 seem，腔室压强为2mtorr至6mtorr，偏置磁通量为lOOWb至140Wb，射频功率为300Ws至500Ws。
[0013]可选的，在形成所述多晶硅层之前，还在所述栅极结构顶部表面形成保护层，所述保护层的材料与多晶硅层的材料不同。
[0014]可选的，所述多晶硅层层的厚度为1500埃至2500埃;所述氧化层的厚度为150埃至250埃。
[0015]可选的，所述多晶硅侧墙部分侧壁表面被剩余氧化层覆盖。
[0016]与现有技术相比，本发明的技术方案具有以下优点:
[0017]本发明提供的改善闪存器件性能的方法的技术方案中，在所述栅极结构顶部表面和侧壁表面、以及基底表面形成多晶硅层;在所述多晶硅层表面形成氧化层;采用第一无掩膜刻蚀工艺刻蚀所述氧化层，直至暴露出位于栅极结构顶部表面的多晶硅层，且暴露出的多晶硅层表面形成有聚合物杂质;采用含有02以及Cl2的刻蚀气体，刻蚀去除所述聚合物杂质；在刻蚀去除所述聚合物杂质之后，采用第二无掩膜刻蚀工艺刻蚀所述多晶硅层，直至刻蚀去除位于栅极结构顶部表面的多晶硅层，形成位于栅极结构侧壁表面的多晶硅侧墙。本发明在刻蚀多晶硅层之前，采用02以及Cl2刻蚀去除位于多晶硅层表面的聚合物杂质，防止聚合物杂质构成刻蚀多晶硅层的微掩膜，使得刻蚀后形成的多晶硅侧墙表面形貌良好，提高形成的闪存器件的性能。并且，本发明在去除聚合物杂质的同时，避免或减少了对氧化层造成点缺陷问题，使得氧化层保持良好的形貌，继而相应使得形成的多晶硅侧墙的表面形貌得到改善，提高形成的闪存器件的性能。
[0018]进一步，本发明中刻蚀去除聚合物杂质的工艺时长小于等于10秒，保证有效的刻蚀去除聚合物杂质，并且进一步的避免刻蚀聚合物杂质的工艺对氧化层造成点缺陷刻蚀问题。
【附图说明】
[0019]图1至图6为本发明一实施例提供的闪存器件形成过程的剖面结构示意图。
【具体实施方式】
[0020]由【背景技术】可知，现有技术形成的闪存器件的性能有待提高。
[0021]闪存器件的形成过程包括:提供基底，所述基底表面形成有栅极结构;形成覆盖栅极结构顶部和侧壁、以及基底表面的多晶硅层;在所述多晶硅层表面形成氧化层;采用无掩膜刻蚀工艺，刻蚀所述氧化层以及多晶硅层，形成覆盖栅极结构侧壁表面的多晶硅侧墙，形成的多晶硅侧墙表面具有草状缺陷(grass defect)，使得多晶硅侧墙的侧壁平坦度差。
[0022]经研究发现，造成多晶硅侧墙表面具有草状缺陷的原因在于:在无掩膜刻蚀工艺对多晶硅层进行刻蚀之前，所述多晶硅层表面聚集有聚合物杂质(polymer)，所述聚合物杂质包括硅离子和碳离子;接着，当对多晶硅层进行无掩膜刻蚀工艺时，位于多晶硅层表面的聚合物杂质构成微掩膜(tiny mask)，所述微掩膜阻挡无掩膜刻蚀工艺对其下方的多晶娃层进行刻蚀。因此，当对多晶硅层的刻蚀工艺完成后，刻蚀后形成的多晶硅侧墙表面平坦度差，微掩膜下方的多晶硅侧墙表面相较于不具有微掩膜的多晶硅侧墙表面更凸出，从而使得多晶硅侧壁表面具有草状缺陷，所述草状缺陷严重影响形成的闪存器件的性能。
[0023]为解决上述问题，本发明提供一种改善闪存器件性能的方法，包括:提供基底，所述基底表面形成有栅极结构;在所述栅极结构顶部表面和侧壁表面、以及基底表面形成多晶硅层;在所述多晶硅层表面形成氧化层;采用第一无掩膜刻蚀工艺刻蚀所述氧化层，直至暴露出位于栅极结构顶部表面的多晶硅层，且暴露出的多晶硅层表面形成有聚合物杂质；采用含有02以及C12的刻蚀气体，刻蚀去除所述聚合物杂质;在刻蚀去除所述聚合物杂质之后，采用第二无掩膜刻蚀工艺刻蚀所述多晶硅层，直至刻蚀去除位于栅极结构顶部表面的多晶硅层，形成位于栅极结构侧壁表面的多晶硅侧墙。本发明在刻蚀多晶硅层之前，采用02以及Cl2刻蚀去除位于多晶硅层表面的聚合物杂质，防止聚合物杂质构成刻蚀多晶硅层的微掩膜，使得刻蚀后形成的多晶硅侧墙表面形貌良好，提高形成的闪存器件的性 能。
[0024]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0025]图1至图6为本发明一实施例提供的闪存器件形成过程的剖面结构示意图。
[0026]参考图1，提供基底201，所述基底201表面形成有栅极结构。
[0027]本实施例中，所述基底201为硅衬底、锗衬底、锗硅衬底、碳化硅衬底、绝缘体上的硅衬底或绝缘体上锗衬底、玻璃衬底或111 -V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。所述基底201表面还能够形成有界面层，所述基底201内还能够形成有器件，例如，PM0S晶体管、NM0S晶体管、CMOS晶体管、电阻器、电容器或电感器等。
[0028]在其他实施例中，形成的半导体器件为鳍式场效应管时，所述基底包括衬底以及位于衬底表面分立的鳍部(Fin)，其中，衬底的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，鳍部的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。
[0029]本实施例中，所述栅极结构包括栅极层200以及位于栅极层200侧壁表面的绝缘侧壁层202。其中，所述栅极层200还包括栅介质层以及位于栅介质层表面的栅电极层，所述栅介质层的材料为氧化硅或高k栅介质材料，所述高k栅介质材料为Hf02、HfSi0、HfSi0N、!1^^0、把110、!^2抑、2抑2或六1203，所述栅电极层的材料为六1、01^8^11^附、11或￥中的一种或多种。所述绝缘侧壁层202的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种。
[0030]本实施例中，还在所述栅极结构顶部表面形成保护层203，所述保护层203的材料与后续形成的多晶硅层的材料不同，从而使得后续刻蚀多晶硅层的刻蚀工艺对保护层203的刻蚀速率很小，所述保护层203起到刻蚀停止作用，进而保护栅极结构顶部表面免受刻蚀损伤。本实施例中，所述保护层203的材料为氧化硅，所述保护层203的厚度为100埃至150埃，例如为120埃。
[0031]参考图2，在所述栅极结构顶部表面和侧壁表面、以及基底201表面形成多晶硅层204。
[0032]本实施例中，由于栅极结构顶部表面形成有保护层203，因此所述多晶硅层204还位于保护层203表面。具体的，所述多晶硅层204除位于基底201表面外，还位于保护层203表面以及绝缘侧壁层202表面。
[0033]所述多晶硅层204为后续形成位于栅极结构侧壁的多晶硅侧墙提供工艺基础，所述多晶硅层204的材料为多晶硅或者掺杂的多晶硅，例如，掺杂有N型离子或P型离子的多晶娃。
[0034]采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述多晶硅层204。本实施例中，所述多晶硅层204的材料为多晶硅，采用化学气相沉积工艺形成所述多晶硅层204，所述多晶硅层204的厚度为1500埃至2500埃，例如为1900埃。
[0035]参考图3，在所述多晶硅层204表面形成氧化层205。
[0036]所述氧化层205的材料为氧化硅、氮氧化硅、碳氧化硅或碳氮氧化硅;采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述氧化层205。
[0037]在后续形成多晶硅侧墙后，位于多晶硅侧墙表面的剩余氧化层205起到保护多晶硅侧墙不被氧化的作用，且剩余氧化层205还能够作为外围逻辑电路的栅氧化层。
[0038]本实施例中，所述氧化层205的材料为氧化硅，采用化学气相沉积工艺形成所述氧化层205，所述氧化层205的厚度为150埃至250埃，例如为200埃。
[0039]参考图4，采用第一无掩膜刻蚀工艺刻蚀所述氧化层205，直至暴露出位于栅极结构顶部表面的多晶硅层204。
[0040]所述第一无掩膜刻蚀工艺为干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括含碳气体，例如为CH4、CHF3、CH2F2或CH3C1中的一种或多种。
[0041]在刻蚀所述氧化层205的过程中，刻蚀气体与氧化层205的材料会发生化学反应形成反应副产物，所述反应副产物中含有碳离子和硅离子;一部分反应副产物能够随着刻蚀气体的流动而被带离刻蚀腔室，剩余部分反应副产物则在重力作用下掉落，当多晶硅层204被暴露出来时，所述掉落的反应副产物将附着在暴露出的多晶硅层204表面，使得暴露出的多晶娃层204表面形成有聚合物杂质207，所述聚合物杂质207中含有娃离子和碳离子。
[0042]本实施例中，所述第一无掩膜刻蚀工艺的工艺参数包括:刻蚀气体包括CF4和Cl2，其中，CF4流量为608(^111至1008(^111，(]12流量为108(^1]1至208(^111，腔室压强为21111:01'1'至6mtorr，偏置磁通量为50Wb至70Wb，射频功率为500Ws至700Ws。
[0043]其中，seem指的standard-statecubic centimeter per minute，即标况毫升每分，mtorr指的毫托，Wb指磁通量单位韦伯，Ws指能量单位。
[0044]在一具体实施例中，第一无掩膜刻蚀工艺的工艺参数为，CF4流量为80%(^，(:12流量为15sccm，腔室压强为4mtorr，偏置磁通量为60Wb，射频功率为600Ws，刻蚀时长为25秒。
[0045]参考图5，采用含有02和Cl2的刻蚀气体，刻蚀去除所述聚合物杂质207(参考图4)。
[0046]由于后续会继续刻蚀多晶硅层204直至形成位于栅极结构侧壁的多晶硅侧墙，若所述多晶硅层204表面附着有聚合物杂质207，则所述聚合物杂质207将成为后续刻蚀多晶硅层204的微掩膜(tiny mask)，阻挡刻蚀工艺对聚合物杂质层207下方的多晶硅层204进行刻蚀，进而导致刻蚀后形成的多晶硅侧墙表面凹凸不平，造成形成的多晶硅侧墙表面具有草状缺陷(grass defect)。
[0047]为此，本实施例在后续对多晶硅层204进行刻蚀之前，刻蚀去除所述聚合物杂质207。
[0048]硅离子与碳离子化学键结合形成S1-C键，因此聚合物杂质207中含有S1-C键。所述Cl2适于去除聚合物杂质207中的硅离子，由于Cl-Si键的键能大于S1-c键的键能，说明与S1-C键相比，Si离子与C1离子结合形成的Cl-Si键更加的稳定，因此C1能够使聚合物杂质207中的硅离子挣脱S1-C键的束缚，重新进行化学键的结合而从聚合物杂质207中脱离。
[0049]所述02适于去除聚合物杂质207中的碳离子，0离子与C离子结合形成C-0键或0-C-0键，从而使C离子从聚合物杂质中脱离。并且，所述02在一定程度上还能够减小刻蚀去除聚合物杂质207的工艺对氧化层204的刻蚀速率，避免对氧化层204造成点刻蚀问题(pittingissue)ο
[0050]本实施例中，所述刻蚀去除聚合物杂质207的工艺参数包括:Cl2流量为80sCCm至1008(^111，02流量为58(^1]1至158(^111，腔室压强为31111:01'1'至71111:01'1'，偏置磁通量为100￥13至150Wb，射频功率为400Ws至600Ws。将刻蚀气体等离子体化形成等离子氯和等离子体氧，所述等离子体氯和等离子体样对聚合物杂质207进行轰击，从而达到去除聚合物杂质207中娃离子和碳离子的目的。
[0051]并且，为了进一步避免刻蚀去除聚合物杂质207的工艺对氧化层205造成点刻蚀问题，所述刻蚀去除聚合物杂质207的工艺时长应小于或等于10秒，保证聚合物杂质207中的碳离子和硅离子被有效的去除，且避免刻蚀去除聚合物杂质207的工艺对氧化层205造成点刻蚀。
[0052]在一具体实施例中，刻蚀去除聚合物杂质207的工艺参数包括:Cl2流量为90SCCm至，02流量为lOsccm，腔室压强为5mtorr ，偏置磁通量为60Wb，射频功率为600Ws，刻蚀时长为5秒。
[0053]需要说明的是，本实施例中刻蚀去除聚合物杂质207的刻蚀气体为02和C12，02和C12为对氧化层205较温和的气体，从而在达到刻蚀去除聚合物杂质207的目的的同时，避免对氧化层205造成刻蚀损伤。若刻蚀去除聚合物杂质的工艺对氧化层造成点刻蚀问题，则具有点刻蚀问题的氧化层下方的多晶硅层将被过早的暴露在刻蚀环境中，相应的也会导致后续形成的多晶硅侧墙表面平坦度差的问题。
[0054]并且，本实施例中刻蚀去除聚合物杂质207的工艺步骤在后续刻蚀多晶硅层204之前进行，所述刻蚀去除聚合物杂质207的工艺不会对多晶硅层204造成刻蚀，避免由于刻蚀工艺对聚合物杂质207和对多晶硅层204的刻蚀速率不同而导致的草状缺陷问题。
[0055]若在刻蚀多晶硅层之前未刻蚀去除聚合物杂质，而在对多晶硅层进行刻蚀工艺的同时加入聚合物杂质处理气体，则由于刻蚀去除多晶硅层的工艺对聚合物杂质和对多晶硅层具有高选择性，对多晶硅层的刻蚀速率大于对聚合物杂质的刻蚀速率，使得被聚合物杂质覆盖的多晶硅层被刻蚀去除所需的时间比未被聚合物杂质覆盖的多晶硅层被刻蚀去除所需的时间长，因此当刻蚀多晶硅层的工艺完成时，形成的多晶硅侧墙表面仍具有草状缺陷问题。
[0056]参考图6，在刻蚀去除所述聚合物杂质207(参考图4)之后，采用第二无掩膜刻蚀工艺刻蚀所述多晶硅层204(参考图5)，直至刻蚀去除位于栅极结构顶部表面的多晶硅层204，形成位于栅极结构侧壁表面的多晶硅侧墙215。
[0057]本实施例中，所述第二无掩膜刻蚀工艺为干法刻蚀工艺，当位于栅极结构顶部表面的多晶硅层204被刻蚀去除时，栅极结构侧壁表面仍被部分厚度的多晶硅层204覆盖，所述位于栅极结构侧壁表面的多晶硅层204形成所述多晶硅侧墙215。
[0058]由于前述已经将位于多晶硅层204表面的聚合物杂质刻蚀去除，不存在聚合物杂质构成的微掩膜，因此多晶硅层204表面各处被刻蚀去除的速率较均匀，使得刻蚀后形成的多晶硅侧墙215表面形貌良好，避免在多晶硅侧墙215表面形成草状缺陷问题。
[0059]本实施例中，由于栅极结构顶部表面形成保护层203，所述保护层203在第二无掩膜刻蚀工艺过程中起到保护栅极结构顶部表面的作用，防止栅极结构顶部表面暴露在第二无掩膜刻蚀环境中。
[0060]且为了避免刻蚀多晶硅层204的工艺对基底201表面造成过刻蚀，所述第二无掩膜刻蚀工艺包括依次顺序进行的主刻蚀工艺(main etch)以及过刻蚀工艺(over etch)，其中，所述主刻蚀工艺对多晶硅层204的刻蚀速率大于过刻蚀工艺对多晶硅层204的刻蚀速率，且主刻蚀工艺对多晶硅层204与对基底201的刻蚀选择性小于过刻蚀工艺对多晶硅层204与对基底201的刻蚀选择性。
[0061 ] 所述主刻蚀工艺的工艺参数包括:刻蚀气体包括HBr、02和Cl2，其中，HBr流量为70sccm至9()8。011，02流量为08。0]1至108。011，(]12流量为408。0]1至608。011，腔室压强为21]11:01^.至6mtorr，偏置磁通量为lOOWb至140Wb，射频功率为300Ws至500Ws。
[0062]在一个具体实施例中，所述主刻蚀工艺的工艺参数包括:HBr流量为80sccm，02流量为5sccm，Cl2流量为50sccm，腔室压强为4mtorr，偏置磁通量为120ffb，射频功率为400Ws。
[0063]刻蚀形成的多晶硅侧墙215部分侧壁表面被剩余氧化层205覆盖。
[0064]本实施例中，刻蚀后形成的多晶硅侧墙215表面具有良好形貌，避免了草状缺陷问题，从而改善了形成的闪存器件的性能。
[0065]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种改善闪存器件性能的方法，其特征在于，包括: 提供基底，所述基底表面形成有栅极结构； 在所述栅极结构顶部表面和侧壁表面、以及基底表面形成多晶硅层； 在所述多晶硅层表面形成氧化层； 采用第一无掩膜刻蚀工艺刻蚀所述氧化层，直至暴露出位于栅极结构顶部表面的多晶娃层，且暴露出的多晶娃层表面形成有聚合物杂质； 采用含有02以及C12的刻蚀气体，刻蚀去除所述聚合物杂质； 在刻蚀去除所述聚合物杂质之后，采用第二无掩膜刻蚀工艺刻蚀所述多晶硅层，直至刻蚀去除位于栅极结构顶部表面的多晶硅层，形成位于栅极结构侧壁表面的多晶硅侧墙。2.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述刻蚀去除聚合物杂质的工艺时长小于或等于10秒。3.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述聚合物杂质中含有硅离子和碳离子，其中，02适于去除聚合物杂质中的碳离子，Cl2适于去除聚合物杂质中的硅离子。4.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述刻蚀去除聚合物杂质的工艺参数包括:Ch流量为80sccm至100sccm，02流量为5sccm至15sccm，腔室压强为3mtorr至7mtorr，偏置磁通量为lOOWb至150Wb，射频功率为400Ws至600Ws。5.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述氧化层的材料为氧化娃。6.如权利要求5所述改善闪存器件性能的方法，其特征在于，所述第一无掩膜刻蚀工艺的工艺参数包括:刻蚀气体包括CF4和Cl2，其中，CF4流量为60sccm至lOOsccm，Cl2流量为108(^111至208(^111，腔室压强为21111:01'1'至61111:01^，偏置磁通量为50Wb至70Wb，射频功率为500Ws 至 700Ws。7.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述第二无掩膜刻蚀工艺包括依次顺序进行的主刻蚀工艺和过刻蚀工艺，其中，主刻蚀工艺的工艺参数包括:刻蚀气体包括HBr、02和C12，其中，HBr流量为70sccm至90sccm，02流量为Osccm至10sccm，Cl2流量为40sccm至608(^!11，腔室压强为21111:01'1'至61111:01'1'，偏置磁通量为100￥13至140￥13，射频功率为300Ws 至 500Ws。8.如权利要求1所述改善闪存器件性能的方法，其特征在于，在形成所述多晶硅层之前，还在所述栅极结构顶部表面形成保护层，所述保护层的材料与多晶硅层的材料不同。9.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述多晶硅层层的厚度为1500埃至2500埃;所述氧化层的厚度为150埃至250埃。10.如权利要求1所述改善闪存器件性能的方法，其特征在于，所述多晶硅侧墙部分侧壁表面被剩余氧化层覆盖。
【专利摘要】一种改善闪存器件性能的方法，包括：提供基底，基底表面形成有栅极结构；在所述栅极结构顶部表面和侧壁表面、以及基底表面形成多晶硅层；在多晶硅层表面形成氧化层；采用第一无掩膜刻蚀工艺刻蚀氧化层，直至暴露出位于栅极结构顶部表面的多晶硅层，且暴露出的多晶硅层表面形成有聚合物杂质；采用含有O2以及Cl2的刻蚀气体，刻蚀去除聚合物杂质；在刻蚀去除聚合物杂质之后，采用第二无掩膜刻蚀工艺刻蚀多晶硅层，直至刻蚀去除位于栅极结构顶部表面的多晶硅层，形成多晶硅侧墙。本发明刻蚀去除聚合物杂质的工艺温和，避免对氧化层造成刻蚀形成点缺陷，改善刻蚀后形成的多晶硅侧墙的形貌。
【IPC分类】H01L21/8247
【公开号】CN105489558
【申请号】CN201510888014
【发明人】张振兴
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年4月13日
【申请日】2015年12月4日
最新回复(0)