半导体封装体的制作方法
半导体封装体的制作方法
【专利说明】半导体封装体
[0001]相关申请的交叉引用
[0002]本申请要求根据35U.S.C 119(a)的规定，于2014年10月6日在韩国知识产权局提出的第10-2014-0134281号韩国申请的优先权，该韩国申请的整体以全文引用的方式合并入本文中。
技术领域
[0003]本发明的各个实施例涉及具有贯穿电极的半导体装置、包含该半导体装置的半导体封装体、该半导体装置的制造方法、包含该半导体装置的电子系统及包含该半导体装置的记忆卡。
【背景技术】
[0004]随着较小及较高效能的电子产品的发展，具有大容量的超小尺寸半导体装置日益受欢迎。多个半导体芯片可组装于单个半导体封装体中以增加半导体装置的容量。即，使用多芯片封装技术可容易地增加半导体装置的容量。
[0005]然而，尽管多芯片封装技术用于增加半导体装置的数据储存容量，但随着半导体芯片的数目增加，在获得用于多芯片封装中的多个半导体芯片之间的电连接的足够空间时存在限制。近来，已提出穿硅通孔(TSV)来解决多芯片封装技术的限制。可形成TSV以穿透处于晶圆层级的多个芯片，且堆叠于封装中的芯片可藉由TSV彼此电连接及物理连接。因此，若在封装中采用TSV，则封装的效能及储存容量可得以改良。
【发明内容】
[0006]各个实施例针对具有贯穿电极的半导体装置、包含该半导体装置的半导体封装体、该半导体装置的制造方法、包含该半导体装置的电子系统及包含该半导体装置的记忆卡。
[0007]根据一实施例，半导体装置包含:基板，其具有彼此相对的第一表面及第二表面；多个贯穿电极，其穿透该基板以自第一表面至第二表面延伸且彼此间隔开；前侧凸块，其设置于第一表面上，且连接至多个贯穿电极中的奇数贯穿电极，及背侧凸块，其设置于第二表面上，且连接至多个贯穿电极中的偶数贯穿电极。
[0008]该基板的第一表面是与设置于该基板中的有源区相邻的前侧表面，且其中第二表面是与前侧表面相对的背侧表面。奇数贯穿电极未连接至任何设置于第二表面上的背侧凸块，且其中偶数贯穿电极未连接至任何设置于第一表面上的前侧凸块。
[0009]每个前侧凸块包含依序堆叠于任一奇数贯穿电极上的籽金属图案、第一金属层及第一接触金属层，且其中每个背侧凸块包含依序堆叠于任一偶数贯穿电极上的第二金属层及第二接触金属层。
[0010]该半导体装置进一步包括:绝缘层，其设置于该基板的第一表面上；以及多个接触垫，其设置于该绝缘层中且分别与每个贯穿电极接触，其中每个接触垫包含导电材料。多个接触垫包含与第二接触垫交替排列的第一接触垫，且其中第一接触垫连接至奇数贯穿电极，且第二接触垫连接至偶数贯穿电极。
[0011]该半导体装置进一步包括设置于与该基板相对的接触垫的表面上的第一扩散阻挡图案，其中每个第一扩散阻挡图案包含镍材料。该半导体装置进一步包括设置于该基板的第二表面上且覆盖偶数贯穿电极的端部的第二扩散图案，其中每个第二扩散阻挡图案包含镍材料。
[0012]根据另一个实施例，半导体封装体包含第一半导体芯片及第二半导体芯片。第一半导体芯片包含:第一基板，其具有彼此相对的第一表面及第二表面；多个第一贯穿电极，其穿透该第一基板且彼此间隔开；多个第一前侧凸块，其设置于该第一基板的第一表面上且连接至第一贯穿电极中的第一奇数贯穿电极；及多个第一背侧凸块，其设置于该第一基板的第二表面上且连接至第一贯穿电极中的第一偶数贯穿电极。第二半导体芯片包含:第二基板，其具有彼此相对的第一表面及第二表面；多个第二贯穿电极，其穿透该第二基板且彼此间隔开；多个第二前侧凸块，其设置于该第二基板的第一表面上且连接至第二贯穿电极中的第二奇数贯穿电极；及多个第二背侧凸块，其设置于该第二基板的第二表面上且连接至第二贯穿电极中的第二偶数贯穿电极。第一半导体芯片及第二半导体芯片彼此组合以使得该第一基板的第一表面面向该第二基板的第二表面。
[0013]该第二背侧凸块电连接至该第二偶数贯穿电极；并且该第一前侧凸块电连接至该第一奇数贯穿电极。
[0014]每个第一前侧凸块包含依序堆叠于第一奇数贯穿电极上的第一金属层及第一接触金属层，并且每个第一背侧凸块包含依序堆叠于第一偶数贯穿电极上的第二金属层及第二接触金属层。
[0015]每个第二前侧凸块包含依序堆叠于第二奇数贯穿电极上的第三金属层和第三接触金属层，并且每个第二背侧凸块包含依序堆叠于第二偶数贯穿电极上的第四金属层及第四接触金属层。
[0016]该第一前侧凸块的该第一接触金属层接触该第二半导体芯片。
[0017]该第一前侧凸块的该第一接触金属层电连接至该第二奇数贯穿电极。
[0018]该第二背侧凸块的该第四接触金属层接触该第一半导体芯片。
[0019]该第二背侧凸块的该第四接触金属层电连接至该第一偶数贯穿电极。
[0020]该第一半导体芯片进一步包含:第一绝缘层，其设置于该第一基板的该第一表面上；以及多个导电接触垫，其设置于该第一绝缘层中且与该第一贯穿电极接触。该第二半导体芯片进一步包含:第二绝缘层，其设置于该第二基板的该第一表面上；以及多个导电接触垫，其设置于该第二绝缘层中且与该第二贯穿电极接触，该第一基板及该第二基板的该第一表面是与该第一基板及该第二基板界定的有源区相邻的该第一基板及该第二基板的前侧表面，该第一基板及该第二基板的该第二表面是该第一基板及该第二基板的背侧表面，该第一前侧凸块设置于该第一半导体芯片的该接触垫上，并且该第二前侧凸块设置于该第二半导体芯片的该接触垫上。
[0021]该第一半导体芯片的该接触垫包含连接至该第一奇数贯穿电极的第一接触垫，以及连接至该第一偶数贯穿电极的第二接触垫，并且该第二半导体芯片的该接触垫包含电连接至该第二奇数贯穿电极的第三接触垫，以及电连接至该第二偶数贯穿电极的第四接触垫。
[0022]每个第一半导体芯片及第二半导体芯片进一步包含设置于每个第一接触垫、第二接触垫、第三接触垫及第四接触垫上的第一扩散阻挡图案。
[0023]每个第一扩散阻挡图案包含镍材料。
[0024]该第二背侧凸块接触该第一半导体芯片的该第一扩散阻挡图案。
[0025]每个第一半导体芯片及该第二半导体芯片进一步包含设置于该第二表面上且覆盖该奇数贯穿电极的第二扩散阻挡图案。
[0026]该第一前侧凸块的该第一接触金属层接触该第二半导体芯片的该第二扩散阻挡图案。
[0027]每个第二扩散阻挡图案包含镍材料。
[0028]根据另一个实施例，半导体封装体包含第一半导体芯片及第二半导体芯片。第一半导体芯片包含:第一基板，其具有第一表面及第二表面；多个第一贯穿电极，其穿透第一基板以自第一表面至第二表面延伸；及多个第一前侧凸块，其设置于该第一基板的第一表面上且连接至第一贯穿电极中的第一奇数贯穿电极。第二半导体芯片包含:第二基板，其具有第一表面及第二表面；多个第二贯穿电极，其穿透该第一基板以自第一表面至第二表面延伸；及多个第二前侧凸块，其设置于该第二基板的第一表面上且连接至第二贯穿电极中的第二偶数贯穿电极。第一半导体芯片及第二半导体芯片彼此组合以使得该第一基板的第一表面面向该第二基板的第一表面。
[0029]根据另一个实施例，半导体封装体包含:封装基板；第一半导体芯片，其设置于该封装基板上，及至少一个附加半导体芯片，其堆叠于与该封装基板相对的第一半导体芯片的表面上。第一半导体芯片包含:基板，其具有彼此相对的第一表面及第二表面；多个贯穿电极，其穿透该基板；多个前侧凸块，其设置于第一表面上且连接至贯穿电极中的奇数贯穿电极；及多个背侧凸块，其设置于第二表面上且连接至贯穿电极中的偶数贯穿电极。该至少一个附加半导体芯片的背侧凸块分别电连接至第一半导体芯片的偶数贯穿电极。
[0030]每个前侧凸块包含依序堆叠于其中一个奇数贯穿电极上的第一金属层及第一接触金属层，且每个背侧凸块包含依序堆叠于其中一个偶数贯穿电极上的第二金属层及第二接触金属层。
[0031]第一半导体芯片进一步包含:绝缘层，其设置于该基板的第一表面上；及多个导电接触垫，其设置于绝缘层中以分别接触贯穿电极，其中该基板的第一表面是与该基板中界定的有源区相邻的该基板的前侧表面，其中该基板的第二表面是该基板的背侧表面，且其中第一半导体芯片的前侧凸块设置于第一半导体芯片的接触垫上。
[0032]根据另一个实施例，一种半导体装置的制造方法包含:制备其中设置多个贯穿电极的基板，在该基板的至少一个表面上形成扩散阻挡层，及在设置于该基板的第一表面上的扩散阻挡层上形成前侧凸块。形成前侧凸块以分别连接至该贯穿电极中的奇数贯穿电极。在与该前侧凸块相对的该基板的第二表面上形成背侧凸块。形成背侧凸块以分别连接至贯穿电极中的偶数贯穿电极。
[0033]形成前侧凸块包含:在扩散阻挡层上形成籽金属层；在籽金属层上形成露出部分籽金属层的掩模图案；在籽金属层的每个露出的部分上依序形成金属层及接触金属层；移除掩模图案以在金属层之间的空间中露出部分籽金属层；以及使用金属层和接触金属层作为蚀刻掩模来蚀刻籽金属层，由此在金属层下方形成籽金属图案，其中每个前侧凸块包含依序堆叠的籽金属图案、金属层及接触金属层。
[0034]奇数贯穿电极未连接至形成于该基板的第二表面上的背侧凸块，且其中偶数贯穿电极未连接至形成于该基板的第一表面上的前侧凸块。
[0035]形成扩散阻挡层之前，在该基板的第一表面上形成绝缘层，及在绝缘层中形成导电接触垫，其中前侧凸块形成于导电接触垫上。形成的扩散阻挡层包含镍材料。金属层包含铜材料。
[0036]根据另一个实施例，电子系统包含半导体装置。半导体装置包含:基板，其具有彼此相对的第一表面及第二表面；多个贯穿电极，其穿透该基板以自第一表面至第二表面延伸且彼此间隔开；前侧凸块，其设置于第一表面上且连接至多个贯穿电极中的奇数贯穿电极；及背侧凸块，其设置于第二表面上且连接至多个贯穿电极中的偶数贯穿电极。
[0037]根据另一个实施例，存储卡包含半导体装置。该半导体装置包含:基板，其具有彼此相对 的第一表面及第二表面；多个贯穿电极，其穿透该基板以自第一表面至第二表面延伸且彼此间隔开；前侧凸块，其设置于第一表面上且连接至多个贯穿电极中的奇数贯穿电极；及背侧凸块，其设置于第二表面上且连接至多个贯穿电极中的偶数贯穿电极。
【附图说明】
[0038]基于附图及随附的详细描述，本发明的各个实施例将变得更加显而易见，在附图中:
[0039]图1为根据实施例的半导体装置的剖面图；
[0040]图2为根据另一个实施例的半导体装置的剖面图；
[0041]图3为包含图2的半导体装置的半导体封装体的剖面图；
[0042]图4为根据另一个实施例的半导体封装体的剖面图；
[0043]图5至图16为根据实施例的半导体封装体的制造方法的剖面图；
[0044]图17为根据实施例的所制造的包含半导体装置的半导体封装体的剖面图；
[0045]图18为根据一些实施例的包含至少一个半导体装置的电子系统的框图；且
[0046]图19为根据一些实施例的包含至少一个半导体装置的另一个电子系统的框图。
【具体实施方式】
[0047]在以下实施例中，可以理解，在一个元件被称为位于另一个元件的“上”、“上方”、“上面”、“下方”、“之下”或“下面”时，该元件可直接接触另一个元件，或在其之间可存在至少一个介入元件。因此，本文中所使用的“上”、“上方”、“上面”、“下方”、“之下”、“下面”及诸如此类的术语仅出于描述特定实施例的目的且并不限制本发明的范围。
[0048]为便于说明，在附图中，组件的厚度及长度与实际的实体厚度及间隔相比被扩大。在以下描述中，可省略对已知的相关功能及构成的详细阐述以避免不必要地模糊主题名称。此外，“连接/耦合”表示一个组件直接耦合至另一个组件或通过另一个组件间接地耦合。在此说明书中，单数形式可包含复数形式，只要其没有说明限制为单数即可。
[0049]图1是根据实施例的半导体装置101的剖视图。参见图1，半导体装置101可包含:基板100，其具有彼此相对的第一表面100a及第二表面100b ;多个贯穿电极120，其穿透基板100且彼此间隔开；前侧凸块150，其设置于基板100的第一表面100a上且电连接至多个贯穿电极120中的奇数贯穿电极120x ;以及背侧凸块170，其设置于基板100的第二表面100b上且电连接至多个贯穿电极120中的偶数贯穿电极120y。
[0050]换言之，当多个贯穿电极120沿给定方向依序排列时，该序列的第一贯穿电极120可称作为奇数电极120x，且该序列的第二电极120可称作为偶数电极120y。类似地，该序列的后续奇数电极120(例如，第三、第五及第七电极)称作为奇数贯穿电极120x，且后续偶数电极120称作为偶数电极120y。换言之，当多个电极120沿一个方向依序排列时，电极120包含与偶数电极120y交替的奇数电极120x。序列中的每个电极交替是奇数电极120x及偶数电极120y。
[0051]基板100的第一表面100a可对应于与基板100中界定的有源区相邻的前侧表面，且基板100的第二表面100b可对应于与第一表面100a相对的背侧表面。包含源极/漏极区和栅极电极的晶体管(未示出)可设置于第一表面100a上，且例如位线的电路图案(未示出)也可设置于第一表面100a上。
[0052]贯穿电极120可自基板100的第一表面100a延伸至基板100的第二表面100b。每个贯穿电极120可包含铜(Cu)材料。每个贯穿电极120可包含与基板100的第一表面100a相邻的第一端表面120a，以及与基板100的第二表面100b相邻的第二端表面120b。
[0053]绝缘层130可设置于基板100的第一表面100a上。接触垫135可设置在绝缘层130中，且可电连接至贯穿电极120的第一端表面120a。接触垫135可包含交替排列的第一接触垫135a及第二接触垫135b。每个第一接触垫135a及每个第二接触垫135b中可包含导电材料，例如，像铜(Cu)材料或铝(A1)材料的金属材料。
[0054]接触垫135中的第一接触垫135a可电连接至前侧凸块150，其中前侧凸块150分别连接至奇数贯穿电极120x。每个前侧凸块150可配置成包含依序堆叠于任一第一接触垫135a上的第一籽金属图案141、第一金属层140及第一接触金属层145。第一籽金属图案141及第一金属层140可具有柱形且可包含铜(Cu)材料。第一接触金属层145可包含银(Ag)材料或锡(Sn)材料。
[0055]扩散阻挡图案139可另外分别设置于接触垫135上。扩散阻挡图案139可防止前侧凸块150中的铜原子迀移至接触垫135中。每个扩散阻挡图案139可包含镍(Ni)材料。
[0056]由于前侧凸块150仅选择性地连接至第一接触垫135a，因此前侧凸块150可仅设置于奇数贯穿电极120x上，如图1中所示。
[0057]背侧凸块170可设置于基板100的第二表面100b上，且可连接至贯穿电极120的第二端表面120b。背侧凸块170可仅连接至偶数贯穿电极120y。S卩，背侧凸块170可连接至偶数贯穿电极120y，该偶数贯穿电极未电连接至第一表面100a处的前侧凸块150。因此，未连接至背侧凸块170的奇数贯穿电极120x的第二端表面120b可露出于基板100的第二表面100b处。
[0058]每个背侧凸块170可包含依序堆叠于偶数贯穿电极120y的任一第二端表面120b上的第二金属层160及第二接触金属层165。形成第二金属层160以具有柱形且可包含铜(Cu)材料。第二接触金属层165可包含银(Ag)材料或锡(Sn)材料。尽管附图中未示出，但每个背侧凸块170可进一步包含设置于第二金属层160与偶数贯穿电极120y之间的第二籽金属图案。第二籽金属图案可包含铜(Cu)材料。
[0059]接触垫135的间距al可为每个接触垫135的宽度bl与相邻的接触垫135之间的距离cl的总和。一般而言，若半导体装置101变成更高度地集成，则接触垫135的间距al可减少。在这种情况下，用蚀刻工艺在所有接触垫135上形成前侧凸块150 (或背侧凸块170)时可能存在限制。例如，为形成前侧凸块150(或背侧凸块170)，诸如铜层的籽金属层可形成于包含接触垫135的基板上，且可使用电镀工艺由铜材料形成连接至接触垫135的前侧凸块150。
[0060]接下来，可移除前侧凸块150之间的籽金属层的部分以使前侧凸块150彼此电连接。可使用湿式蚀刻工艺来移除前侧凸块150之间的籽金属层。然而，若接触垫135的间距al减少，则前侧凸块150之间的距离也可减少。因此，可能将湿式蚀刻工艺中所使用的蚀刻剂不均匀地涂覆在前侧凸块150之间的籽金属层上。因此，可能难以完全移除前侧凸块150之间的籽金属层。若前侧凸块150之间的籽金属层未完全移除，则漏电流可在前侧凸块150之间流动以降低半导体装置101的可靠性。
[0061]然而，根据实施例，前侧凸块150仅通过基板100的第一表面100a上的第一接触垫135a电连接至奇数贯穿电极120x，且背侧凸块170仅电连接至基板100的第二表面100b上的偶数贯穿电极120y。S卩，第二接触垫135b可不连接至前侧凸块150，且可设置于第一表面100a上。因此，相邻的前侧凸块150之间的第一距离dl可大于相邻的接触垫135之间的距离cl。
[0062]另外，相邻的前侧凸块150之间的第一距离dl可大于每个接触垫135的宽度bl。因此，尽管增加半导体装置101的集成密度减少了接触垫135的间距al，但相邻的前侧凸块150之间的第一距离dl可大于每个接触垫135的宽度bl。因此，可能完全且均匀地移除前侧凸块150之间的籽金属层。
[0063]此外，设置于基板100的第二表面100b上的背侧凸块170之间的第二距离d2也可大于每个背侧凸块170的宽度。因此，可能完全且均匀地移除设置于背侧凸块170之间的籽金属层的部分。
[0064]图2为根据另一个实施例的半导体装置101’的剖面图。某些关于图1中论述的信息将在此实施例中被省略或简要提及。
[0065]参见图2，半导体装置101’可包含穿过具有第一表面100a及第二表面100b的基板100的多个贯穿电极120。多个贯穿电极120可自第一表面100a延伸至第二表面100b。前侧凸块150可设置于基板100的第一表面100a上且可电连接至多个贯穿电极120中的奇数贯穿电极120x。
[0066]绝缘层130可设置于基板100的第一表面100a上。包含第一接触垫135a及第二接触垫135b的接触垫135可设置于绝缘层130中。接触垫135可将贯穿电极120电连接至前侧凸块150。每个接触垫135可包含铜(Cu)材料。第一接触垫135a可电连接至仅设置于奇数贯穿电极120x上的前侧凸块150。
[0067]第一扩散阻挡图案139a可另外设置于接触垫135上。第一扩散阻挡图案139a可防止前侧凸块150中的铜原子迀移至接触垫135中。每个第一扩散阻挡图案139a中可包含镍(Ni)材料。
[0068]背侧凸块170可设置于基板100的第二表面100b上且可电连接至多个贯穿电极120中的偶数贯穿电极120y。背侧凸块170可仅电连接至多个贯穿电极120中的偶数贯穿电极120y。S卩，背侧凸块170可仅电连接至偶数贯穿电极120y，其中偶数贯穿电极120y未连接至前侧凸块150。
[0069]第二扩散阻挡图案13%可设置于奇数贯穿电极120x的第二端表面120b上，其中奇数贯穿电极120x未连接至背侧凸块170。当奇数贯穿电极120x在后续的步骤中黏合焊料时，第二扩散阻挡图案13%可抑制或防止奇数贯穿电极120x中的铜原子扩散至该焊料中。
[0070]图3为包含图2的半导体装置的半导体封装体的剖面图。参见图3，半导体封装体可包含依序堆叠的第一半导体装置101’及第二半导体装置102。第一半导体装置101’可对应于图2中所示的半导体装置101’，且第二半导体装置102也可与 图2中所示的半导体装置101’实质上具有相同的配置。因此，描述图1及图2的某些说明将在此实施例中被省略或简要提及。
[0071]第二半导体装置102可包含:基板200，其具有彼此相对的第一表面200a及第二表面200b ;多个贯穿电极220，其穿透基板200且彼此间隔开；前侧凸块250，其设置于基板200的第一表面200a上且电连接至多个贯穿电极220中的奇数贯穿电极220x ;以及背侧凸块270，其设置于基板200的第二表面200b上且电连接至多个贯穿电极220中的偶数贯穿电极220y。第二半导体装置102可进一步包含第一扩散阻挡图案239a，其设置于与基板200的第一表面200a相邻的偶数贯穿电极220y第一端表面220a上，以及第二扩散阻挡图案239b，其设置于与基板200的第二表面200b相邻的奇数贯穿电极220x的第二端表面220b 上。
[0072]绝缘层230可设置于基板200的第一表面200a上。接触垫235可设置于绝缘层230中且可与贯穿电极220的第一端表面220a接触。接触垫235可包含交替排列的第一接触垫235a及第二接触垫235b。第一接触垫235可将奇数贯穿电极220x电连接至前侧凸块250。
[0073]第二半导体装置102的每个前侧凸块250可包含依序堆叠在任一第一接触垫235a上的第一籽金属图案241、第一金属层240及第一接触金属层245。每个背侧凸块270可包含依序堆叠在偶数贯穿电极220y的任一第二端表面220b上的第二金属层260及第二接触金属层265。
[0074]第二半导体装置102可设置于第一半导体装置101’上，使得第一半导体装置101的第一扩散阻挡图案139a与第二半导体装置102的背侧凸块270结合，且第二半导体装置102的第二扩散阻挡图案23%与第一半导体装置101’的前侧凸块150结合。因此，根据本实施例的半导体封装体具有的结构为，第一半导体装置101’的前侧凸块150及第二半导体装置102的背侧凸块270交替排列在基板100与基板200之间的空间中。另外，第一半导体装置101’的前侧凸块150之间的距离(对应于图1的第一距离dl)可大于每个接触垫135的宽度。因此，第二半导体装置102可容易地与第一半导体装置101’结合。
[0075]图4是根据另一个实施例的半导体封装体的剖面图。
[0076]参见图4，根据本实施例的半导体封装体可包含彼此结合的第三半导体装置301及第四半导体装置302。第三半导体装置301可包含具有彼此相对的第一表面300a及第二表面300b的基板300，以及穿透基板300的多个贯穿电极320。多个贯穿电极320中的奇数贯穿电极320x可连接至接触垫335的第一接触垫335a，且多个贯穿电极320中的偶数贯穿电极320y可连接至接触垫335的第二接触垫335b。第三半导体装置301可进一步包含前侧凸块350，其设置于基板300的第一表面300a上且经由第二接触垫335b电连接至偶数贯穿电极320y。
[0077]第四半导体装置302可包含具有彼此相对的第一表面400a及第二表面400b的基板400，以及穿透基板400的多个贯穿电极420。多个贯穿电极420中的奇数贯穿电极420x可连接至接触垫435的第一接触垫435a，多个贯穿电极420中的偶数贯穿电极420y可连接至接触垫435的第二接触垫435b。第四半导体装置302可进一步包含前侧凸块450，其设置于基板400的第一表面400a上且经由第一接触垫435a电连接至奇数贯穿电极420x。每个前侧凸块350可包含依序堆叠在任一第二接触垫335b上的第一金属层340及第一接触金属层345，且每个前侧凸块450可包含依序堆叠在任一第一接触垫435a的第一金属层440及第一接触金属层445。
[0078]第三半导体装置301及第四半导体装置302可彼此结合使得基板300的第一表面300a面向基板400的第一表面400a。因此，第三半导体装置301的第一接触垫335a可与第四半导体装置302的前侧凸块450结合，且第四半导体装置302的第二接触垫435b可与第三半导体装置301的前侧凸块350结合。
[0079]图5至图16是根据实施例的半导体封装体的制造方法的剖面图。
[0080]参见图5，可提供包含贯穿电极520的半导体基板500。
[0081]半导体基板500可具有彼此相对的第一表面500a及第二表面500b。半导体基板500的第一表面500a可对应于半导体基板500的前侧表面，且半导体基板500的第二表面500b可对应于半导体基板500的背侧表面。在本实施例中，半导体基板500的前侧表面可视为有源区的表面，在有源区中形成有源元件或无源元件，且半导体基板500的背侧表面可视为与前侧表面相对的表面。半导体基板500可为用于制造半导体存储器装置、半导体逻辑装置、拍摄装置或显示器件的基板。在本实施例中，半导体基板500可为硅基板，但实施例并不限于此。
[0082]包含栅极电极和源极/漏极区的晶体管(未示出)可形成于半导体基板500的第一表面500a上及半导体基板500的有源区中。另外，例如位线的电路图案(未示出)也可形成于半导体基板500的第一表面500a上。
[0083]如上所述，贯穿电极520，例如穿硅通孔(TSV)，可形成于半导体基板500中。贯穿电极520可形成于自第一表面500a至第二表面500b延伸的沟槽中。贯穿电极520可由金属材料制成。在一些实施例中，可使用激光打孔工艺形成沟槽。在形成沟槽后，可通过将籽金属层(未示出)沉积于沟槽的内表面上及通过用金属层填充由籽金属层环绕的沟槽来形成贯穿电极520。填充沟槽的金属层可包含铜(Cu)层、银(Ag)层或锡(Sn)层。贯穿电极520可通过预定距离形成以使彼此间隔开。每个贯穿电极520可包含与半导体基板500的第一表面500a共面的第一端表面520a。贯穿电极520可包含奇数贯穿电极520x及偶数贯穿电极520y。
[0084]绝缘层530可形成于半导体基板500的第一表面500a上，且接触垫535可形成于绝缘层530中。形成接触垫535以接触贯穿电极520的第一端表面520a。在一些实施例中，可通过以下步骤来形成接触垫535:将绝缘层530沉积在半导体基板500的第一表面500a上，加工绝缘层530以形成露出于贯穿电极520的第一端表面520a的开口，并且使用导电材料填充该开口。填充开口的导电材料可包含铜(Cu)材料。接触垫535可包含连接至奇数贯穿电极520x的第一接触垫535a及连接至偶数贯穿电极520y的第二接触垫535b。
[0085]接触垫535的间距a2可相当于每个接触垫535的宽度b2与相邻的接触垫535之间的距离c2的总和。若半导体封装体按比例缩小，则接触垫535的间距a2可减少。
[0086]参见图6，扩散阻挡层538可形成于半导体基板500的第一表面500a上。根据本实施例制造的半导体装置可与另一个半导体装置结合以形成半导体封装体。即，一些接触垫535可直接接触其他半导体装置的背侧凸块的焊料部分。在这种情况下，若接触垫535或贯穿电极520由铜(Cu)材料制成，则接触垫535或贯穿电极520中的铜原子可扩散至另一个半导体装置的背侧凸块的焊料部分中。然而，扩散阻挡层538可防止接触垫535或贯穿电极520中的铜原子扩散至另一个半导体装置的背侧凸块的焊料部分中，尽管根据本实施例的半导体装置与另一个半导体装置结合。
[0087]形成的扩散阻挡层538可包含镍(Ni)材料。扩散阻挡层538可形成于绝缘层530及接触垫535上。
[0088]第一籽金属层540可形成于扩散阻挡层538上。虽然图中未示出，可在形成第一籽金属层540之前在扩散阻挡层538上形成黏合层。可形成黏合层以增强扩散阻挡层538与第一籽金属层540之间的粘结强度。可形成粘合层以包含选自由钛(Ti)层、钨(W)层及钛钨(TiW)层组成的群组中的至少一种。在形成黏合层之后，第一籽金属层540可形成于黏合层上。可使用化学汽相沉积(CVD)工艺或物理汽相沉积(PVD)工艺由铜(Cu)层形成第一籽金属层540。
[0089]接下来，可在第一籽金属层540上形成包含第一开口 545a的第一掩模图案545。第一掩模图案545的开口 545a可界定形成前侧凸块的区域。具体而言，光刻胶材料可涂覆于第一籽金属层540上，且可将曝光步骤和显影步骤应用于光刻胶材料以形成包含第一开口 545a的第一掩模图案545。第一掩模图案545可通过第一开口 545a选择性地露出第一籽金属层540的部分，且前侧凸块可在后续过程中选择性地形成于第一籽金属层540的露出的部分上。可形成第一掩模图案545使得第一开口 545a设置于第一接触垫535a上。
[0090]参见图7，第一金属层550及第一接触金属层555可依序形成于第一籽金属层540的每个露出的部分上。可使用电镀工艺来形成第一金属层550及第一接触金属层555。在这种情况下，第一金属层550及第一接触金属层555可选择性地在第一籽金属层540的每个露出的部分上生长。形成的第一金属层550可包含铜(Cu)材料，且形成的第一接触金属层555可包含银(Ag)材料或锡(Sn)材料。
[0091]参见图8，可使用灰化工艺或剥除工艺来移除第一掩模图案(图7的545)。因此，可露出覆盖有第一掩模图案545的第一籽金属层540的部分。随后，可使用蚀刻工艺来移除第一籽金属层540的露出的部分，以在第一金属层550下方形成第一籽金属图案541。可在不使用任何光掩模的情况下使用全面蚀刻技术来执行该蚀刻工艺。可使用湿式蚀刻工艺来执行该蚀刻工艺。可执行蚀刻工艺以移除第一籽金属层540的部分，该部分是通过移除第一掩模图案545得以露出的。即，蚀刻工艺可选择性地移除设置于第一金属层550与第一接触金属层555的邻近堆叠之间的第一籽金属层540的部分。
[0092]由于蚀刻工艺，前侧凸块560可分别形成于第一接触垫535a上。可形成每个前侧凸块560以包含依序堆叠的第一籽金属图案541、第一金属层550及第一接触金属层555。因此， 扩散阻挡层538的部分可在前侧凸块560之间露出。第一金属层550之间的第一距离S1可大于每个接触垫535的宽度。因此，即使接触垫535的间距减少，可均匀且容易地移除第一金属层550之间的扩散阻挡层538的露出的部分。
[0093]参见图9，第二掩模图案546可形成于在前侧凸块560之间的扩散阻挡层538上。可通过将光刻胶材料涂覆于扩散阻挡层538和前侧凸块560上并且通过对光刻胶材料应用光刻工艺(包含曝光步骤及显影步骤)来形成第二掩模图案546。可形成第二掩模图案546以与第二接触垫535b重叠。
[0094]参见图10，使用第二掩模图案546及前侧凸块560作为蚀刻掩模，可蚀刻扩散阻挡层538以形成扩散阻挡图案539。可形成阻挡图案539以覆盖第一接触垫535a及第二接触垫 535b。
[0095]参见图11，可将半导体基板500的背侧部分移除预定的厚度以露出与第一端表面520a相对的贯穿电极520的第二端表面520b。具体而言，可对半导体基板500的第二表面500b应用至少一个研磨工艺及化学机械抛光(CMP)工艺，以露出贯穿电极520的第二端表面520b。因此，半导体基板500的初始第二表面500b可凹入以形成第二表面500c，第二表面500c与贯穿电极520的第二端表面520b共面。
[0096]参见图12，第二籽金属层570可形成在半导体基板500的凹入的第二表面500c和贯穿电极520的第二端表面520b上。可使用CVD工艺或PVD工艺由铜(Cu)材料形成第二籽金属层570。掩模图案565可形成在与半导体基板500相对的第二籽金属层570的表面上。可形成掩模图案565以具有界定形成背侧凸块的区域的开口 565a。可使用光刻工艺由光刻胶材料形成掩模图案565。可形成掩模图案565以使得开口 565a露出第二籽金属层570的部分且与偶数贯穿电极520y重叠。
[0097]参见图13，第二金属层575及第二接触金属层580可依序形成在第二籽金属层570的每个露出的部分上。可使用电镀工艺来形成第二金属层575及第二接触金属层580。在这种情况下，第二金属层575及第二接触金属层580可选择性地在第二籽金属层570的每个露出的部分上生长。可形成包含铜(Cu)材料的第二金属层575，且可形成包含银(Ag)材料或锡(Sn)材料的第二接触金属层580。
[0098]参考图14，可将掩模图案(图13的565)移除以露出第二籽金属层570的部分。随后，第二籽金属层570的经露出的部分可经蚀刻以形成第二籽金属图案571。因此，背侧凸块585可分别形成于偶数贯穿电极520y的第二端表面520b上。每个背侧凸块585可包含依序堆叠于偶数贯穿电极520y的任一第二端表面520b上的第二籽金属图案571、第二金属层575及第二接触金属层580。
[0099]背侧凸块585可分别电连接至偶数贯穿电极520y。由于背侧凸块585形成于偶数贯穿电极520y的第二端表面520b上，因此可露出奇数贯穿电极520x的第二端表面520b。因此，可在背侧凸块585之间提供由第二距离S2界定的空间。
[0100]根据上述工艺，可提供第一半导体芯片C1，其包含电连接至奇数贯穿电极520x的前侧凸块560及电连接至偶数贯穿电极520y的背侧凸块585。此外，前侧凸块560可仅形成于半导体基板500的第一表面500a上，且背侧凸块585可仅形成于半导体基板500的第二表面500b上。因此，前侧凸块560可在平面图中不与背侧凸块585重叠。S卩，每个贯穿电极520可仅电连接至任一指定的芯片的前侧凸块560及背侧凸块585。
[0101]根据上述工艺，可在形成前侧凸块560之后形成背侧凸块585。然而，实施例并不限于上述工艺。例如，籽金属层可形成于半导体基板500的第一表面500a及第二表面500b上，且前侧掩模图案及背侧掩模图案可分别形成于第一表面500a及第二表面500b上以界定形成前侧凸块560及背侧凸块585的区域。随后，使用电镀工艺可依序形成第一金属层550和第二金属层575以及第一接触金属层555和第二接触金属层580，且可移除前侧掩模图案及背侧掩模图案。
[0102]在这种情况下，前侧凸块560及背侧凸块585可分别同时形成于第一表面500a及第二表面500b上。此外，在形成背侧凸块585之后，附加的扩散阻挡图案(未示出)可分别形成于奇数贯穿电极520x的第二端表面520b上。附加的扩散阻挡图案可包含与扩散阻挡图案539相同的材料(例如，镍材料)。
[0103]参见图15，可提供第二半导体芯片C2。可使用与如图5至图14所述的相同的方法来制造第二半导体芯片C2。因此，此处将不重复描述第二半导体芯片C2的制造方法。第二半导体芯片C2可包含:半导体基板600，其具有彼此相对的第一表面600a及第二表面600b ;多个贯穿电极620，其穿透半导体基板600 ;前侧凸块670，其设置于半导体基板600的第一表面600a上且电连接至多个贯穿电极620中的奇数贯穿电极620x ;以及背侧凸块685，其设置于半导体基板600的第二表面600b上且电连接至多个贯穿电极620中的偶数贯穿电极620y。
[0104]绝缘层630可设置于半导体基板600的第一表面600a上。接触垫635可设置于绝缘层630中且可电连接至贯穿电极620的第一端表面620a。接触垫635可包含交替排列的第一接触垫635a及第二接触垫635b。
[0105]接触垫635中的第一接触垫635a可电连接至前侧凸块670，其分别连接至奇数贯穿电极620x。每个前侧凸块670可包含依序堆叠于任一第一接触垫635a上的第一籽金属图案641、第一金属层650及第一接触金属层655。每个背侧凸块685可包含依序堆叠于偶数贯穿电极620y的任一第二端表面620b上的第二籽金属图案671、第二金属层675及第二接触金属层680。扩散阻挡图案639可分别设置于第二接触垫635b上。由于前侧凸块670设置于奇数贯穿电极620x的第一端表面620a上，因此可在前侧凸块670之间提供由第一距离S3界定的空间。此外，由于背侧凸块685设置于偶数贯穿电极620y的第二端表面620b上，因此可在背侧凸块685之间提供由第二距离S4界定的空间。
[0106]第二半导体芯片C2可设置于第一半导体芯片C1上。第二半导体芯片C2可设置于第一半导体芯片C1上使得第二半导体芯片C2的凹入的第二表面600c面向第一半导体芯片C1的第一表面500a。更具体而言，第二半导体芯片C2可与第一半导体芯片C1垂直对准以使得第二半导体芯片C2的奇数贯穿电极620x的第二端表面620b面向第一半导体芯片C1的前侧凸块560，并且第二半导体芯片C2的背侧凸块685面向第一半导体芯片C1的第二接触垫535b。因此，若第二半导体芯片C2与第一半导体芯片C1组合，则第二半导体芯片C2的背侧凸块685可设置于第一半导体芯片C1的前侧凸块560之间的空间中。
[0107]参见图16，第二半导体芯片C2可与第一半导体芯片C1组合。因此，第一半导体芯片C1的前侧凸块560可与第二半导体芯片C2的奇数贯穿电极620X的第二端表面620b结合，且第二半导体芯片C2的背侧凸块685可与第一半导体芯片C1的扩散阻挡图案539结合。扩散阻挡图案539可防止由焊料材料形成的第二接触金属层680直接与由铜材料形成的偶数贯穿电极520y结合。
[0108]在实施例中，在每个半导体装置中，前侧凸块可形成于奇数贯穿电极的第一端表面上，且背侧凸块可形成于设置在奇数贯穿电极之间的偶数贯穿电极的第二端表面上。因此，在构成前侧凸块的第一金属层之间提供的空间足够大，使得可向在第一金属层之间露出的籽金属层上均匀地供应足够数量的蚀刻剂。因此，可完全移除在第一金属层之间露出的籽金属层的部分以成功地形成前侧凸块。此外，在包含第一半导体装置及第二半导体装置(也称作为第一半导体芯片及第二半导体芯片)的半导体封装体中，扩散阻挡图案可设置于第一半导体装置的偶数贯穿电极与第二半导体装置的背侧凸块之间。因此，扩散阻挡图案可防止第一半导体装置的偶数贯穿电极中的铜原子扩散至第二半导体装置的背侧凸块(包含焊料材料)中。
[0109]下文中参见图17描述根据实施例的另一个堆叠半导体封装体。经堆叠的半导体封装体可包含两个或两个以上半导体芯片。在图17中，将结合一个实例描述堆叠的半导体封装体701，在实例中堆叠四个半导体芯片。
[0110]参见图17，堆叠的半导体封装体701可包含依序堆叠于封装基板800上的第四半导体芯片700-4、第三半导体芯片700-3、第二半导体芯片700-2及第一半导体芯片700-1。SP，第四半导体芯片700-4可对应于使用连接部件750贴在封装基板800的垫805的最下部半导体芯片。尽管图中未示出，但封装基板800可包含多个互连线。
[0111]第一半导体芯片至第四半导体芯片700-1、700-2、700-3及700-4中的每一个半导体芯片可包含半导体基板705-1、705-2、705-3或705-4以及穿透半导体基板705-1、705-2、705-3或705-4的贯穿电极720-1、720-2、720_3或720-4。另外，第二半导体芯片至第四半导体芯片700-2、700-3及700-4中的每一个半导体芯片可包含电连接至它的奇数贯穿电极的前侧凸块745-2、745-3或745-4，且第一半导体芯片至第三半导体芯片700-1、700-2及700-3中的每一个半导体芯片可包含电连接至它的偶数贯穿电极的背侧凸块731-1、731-2或731-3。在另一个实施例中，前侧凸块电连接至偶数贯穿电极，并且背侧凸块电连接至奇数贯穿电极。
[0112]贯穿电极720-1、720-2、720-3或720-4的第一端表面可连接至接触垫715-1、715-2,715-3或715-4。接触垫715_2、715_3或715-4可包含电连接至奇数贯穿电极的第一接触垫715a-2、715a-3或715a_4，以及电连接至偶数贯穿电极的第二接触垫715b_2、715b-3 或 715b-40 即，第一接触垫 715a_2、715a_3 或 715a_4 以及第二接触垫 715b_2、715b-3或715b-4可交替排列。接触垫715-1、715-2、715-3或715-4可设置在绝缘层710-1、710-2、710-3或710-4中。第一半导体芯片至第四半导体芯片700-1、700-2、700-3及700-4可由密封材料封装，例如，环氧树脂模制化合物(EMC)材料。
[0113]连接至贯穿电极720-2、720-3或720-4的每个前侧凸块745-2、745-3或745-4可包含堆叠在第一接触金属层740-2、740-3或740-4上的第一金属层735-2、735-3或735-4。每个背侧凸块731-1、731-2或731-3可包含堆叠在第二接触金属层730_1、730_2或730-3上的第二金属层725-1、725-2或725-3。
[0114]根据本实施例的半导体封装体可配置成具有的结构为，上部半导体芯片的背侧凸块设置在下部半导体芯片的前侧凸块之间的空间中。例如，第三半导体芯片700-3的贯穿电极720-3可交替地连接至第一接触垫715a-3及第二接触垫715b_3。第三半导体芯片700-3的前侧凸块745-3可设置在连接至第三半导体芯片700-3的奇数贯穿电极的第一接触垫715a-3上。在此实施例中，第三半导体芯片700-3的第二接触垫715b_3可连接至堆叠在第三半导体芯片700-3上的第二半导体芯片700-2的背侧凸块731-2。此外，第三半导体芯片700-3的奇数贯穿电极720-3可连接至第四半导体芯片700-4的前侧凸块745-4。
[0115]上述的至少一个半导体装置可应用于各种电子系统。
[0116]参见图18，按照实施例的半导体装置可应用于电子系统1710。电子系统1710可包含控制器1711、输入/输出单元1712及存储器1713。控制器1711、输入/输出单元1712及存储器1713可通过母线1715彼此耦合，其中母线1715提供数据移动时穿过的路径。
[0117]例如，控制器1711可包含至少一个微处理器、至少一个数字信号处理器、至少一个微控制器及能够执行与这些组件相同功能的逻辑装置中的任何一个。控制器1711及存储器1713可包含根据本发明的实施例的至少一个半导体装置。输入/输出单元1712可包含在小键盘、键盘、显示装置及触摸屏等中选择的至少一个。存储器1713是用于存储数据的装置。存储器1713可存储由控制器1711执行的数据和/或命令等。
[0118]存储器1713可包含如DRAM的易失性存储器装置和/或如闪存的易失性存储器装置。例如，闪存可安装至如移动终端或台式电脑的信息处理系统。闪存可构成固态硬盘(SSD)。在这种情况下，电子系统1710可将大量数据稳定地存储在闪存系统中。
[0119]电子系统1710可进一步包含界面1714，该界面配置成将数据传输至通信网络及从该通信网路接收数据。界面714可为有线型或无线型。例如，界面1714可包含天线或有线收发器或无线收发器。
[0120]电子系统1710可由如移动系统、个人电脑、工业计算机或执行各种功能的逻辑系统来实现。例如，移动系统可为个人数字助理(PDA)、便携式计算机、平板电脑、移动电话、智能手机、无线电话、笔记本电脑、存储卡、数字音乐系统及信息传输/接收系统中的任何一个。
[0121]在实施例中，电子系统1710为能够执行无线通信的设备，电子系统1710可用于如采用一个或多个CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA (增强式时分多址)、WCDAM (宽带码分多址)、CDMA2000、LTE (长期演进)及Wibro (无线宽带网络)的系统的通信系统中。
[0122]参见图19，可用存储卡1800的形式提供根据实施例的半导体装置。例如，存储卡1800可包含如非易失性存储器装置的存储器1810及存储控制器1820。存储器1810及存储控制器1820可存储数据及读取所存储的数据。
[0123]存储器1810可包含至少一个应用本发明的实施例的封装技术的非易失性存储器装置。存储控制器1820可控制存储器1810，使得响应来自主机1830的读取/写入请求而读出所存储的数据或存储数据。
[0124]出于说明目的，上文已公开本发明的实施例。本领域的技术人员应当了解到，在不脱离本公开的范围和精神的情况下，可以做出各种修改、添加或替换，本公开的专利保护范围由权利要求限定。
【主权项】
1.一种半导体封装，其包括: 第一半导体晶片，其包含: 第一基板，其具有彼此相对的第一表面及第二表面； 多个第一贯穿电极，其穿透该第一基板且彼此间隔开； 多个第一前侧凸块，其设置于该第一基板的该第一表面上，并且连接至该第一贯穿电极中的第一奇数贯穿电极；以及 多个第一背侧凸块，其设置于该第一基板的该第二表面上，并且连接至该第一贯穿电极中的第一偶数贯穿电极；以及第二半导体晶片，其包含: 第二基板，其具有彼此相对的第一表面及第二表面； 多个第二贯穿电极，其穿透该第二基板且彼此间隔开； 多个第二前侧凸块，其设置于该第二基板的该第一表面上，并且连接至该第二贯穿电极中的第二奇数贯穿电极；以及 多个第二背侧凸块，其设置于该第二基板的该第二表面上，并且连接至该第二贯穿电极中的第二偶数贯穿电极， 其中该第一半导体晶片与第二半导体晶片彼此结合以使得该第一基板的该第一表面面向该第二基板的该第二表面。2.如权利要求1所述的半导体封装，其中该第二背侧凸块电连接至该第二偶数贯穿电极；并且其中该第一前侧凸块电连接至该第一奇数贯穿电极。3.如权利要求1所述的半导体封装，其中每个第一前侧凸块包含依序堆叠于一个第一奇数贯穿电极上的第一金属层及第一接触金属层，并且其中每个第一背侧凸块包含依序堆叠于一个第一偶数贯穿电极上的第二金属层及第二接触金属层。4.如权利要求1所述的半导体封装，其中每个第二前侧凸块包含依序堆叠于一个第二奇数贯穿电极上的第三金属层和第三接触金属层，并且其中每个第二背侧凸块包含依序堆叠于一个第二偶数贯穿电极上的第四金属层及第四接触金属层。5.如权利要求1所述的半导体封装，其中该第一半导体晶片进一步包含: 第一绝缘层，其设置于该第一基板的该第一表面上；以及 多个导电接触垫，其设置于该第一绝缘层中且与该第一贯穿电极接触， 其中该第二半导体晶片进一步包含: 第二绝缘层，其设置于该第二基板的该第一表面上；以及 多个导电接触垫，其设置于该第二绝缘层中且与该第二贯穿电极接触， 其中该第一基板及该第二基板的该第一表面是与该第一基板及该第二基板界定的有源区相邻的该第一基板及该第二基板的前侧表面， 其中该第一基板及该第二基板的该第二表面是该第一基板及该第二基板的背侧表面， 其中该第一前侧凸块设置于该第一半导体晶片的该接触垫上，并且 其中该第二前侧凸块设置于该第二半导体晶片的该接触垫上。6.如权利要求5所述的半导体封装， 其中该第一半导体晶片的该接触垫包含连接至该第一奇数贯穿电极的第一接触垫，以及连接至该第一偶数贯穿电极的第二接触垫，并且 其中该第二半导体晶片的该接触垫包含电连接至该第二奇数贯穿电极的第三接触垫，以及电连接至该第二偶数贯穿电极的第四接触垫。7.如权利要求6所述的半导体封装，其中每个第一半导体晶片及第二半导体晶片进一步包含设置于每个第一接触垫、第二接触垫、第三接触垫及第四接触垫上的第一扩散障壁图案。8.一种半导体封装，其包括: 第一半导体晶片，其包含: 第一基板，其具有第一表面及第二表面， 多个第一贯穿电极，其穿透该第一基板且在该第一表面至该第二表面之间延伸，以及多个第一前侧凸块，其设置于该第一基板的该第一表面上且连接至该第一贯穿电极中的第一奇数贯穿电极；以及第二半导体晶片，其包含: 第二基板，其具有第一表面及第二表面， 多个第二贯穿电极，其穿透该第一基板且在该第一表面与该第二表面之间延伸，以及多个第二前侧凸块，其设置于该第二基板的该第一表面上且连接至该第二贯穿电极中的第二偶数贯穿电极， 其中该第一半导体晶片及该第二半导体晶片彼此结合以使得该第一基板的该第一表面面向该第二基板的该第一表面。9.如权利要求8所述的半导体封装， 其中每个第一前侧凸块包含依序堆叠于一个第一奇数贯穿电极上的第一金属层及第一接触金属层，并且 其中每个第二前侧凸块包含依序堆叠于一个第二偶数贯穿电极上的第二金属层及第二接触金属层。10.如权利要求8所述的半导体封装， 其中该第一半导体晶片进一步包含: 第一绝缘层，其设置于该第一基板的该第一表面上；以及 多个接触垫，其设置于该第一绝缘层中且耦合至该第一贯穿电极， 其中该第二半导体晶片进一步包含: 第二绝缘层，其设置于该第二基板的该第一表面上；以及 多个接触垫，其设置于该第二绝缘层中且耦合至该第二贯穿电极， 其中该第一基板及该第二基板的该第一表面是与该第一基板及该第二基板中界定的有源区相邻的该第一基板及该第二基板的前侧表面， 其中该第一基板及该第二基板的该第二表面是该第一基板及该第二基板的背侧表面， 其中该第一前侧凸块设置于该第一半导体晶片的该接触垫上，并且 其中该第二前侧凸块设置于该第二半导体晶片的该接触垫上。
【专利摘要】一种半导体装置，其包含：基板，其具有彼此相对的第一表面和第二表面；多个贯穿电极，其穿透该基板且自该第一表面延伸至该第二表面；前侧凸块，其设置于该第一表面上且连接至该多个贯穿电极中的奇数贯穿电极；以及背侧凸块，其设置于该第二表面上且连接至该多个贯穿电极中的偶数贯穿电极。本发明还提供相关的半导体封装、制造方法、电子系统及存储卡。
【IPC分类】H01L23/485, H01L23/522, H01L21/768, H01L23/535
【公开号】CN105489579
【申请号】CN201510386549
【发明人】崔亨硕
【申请人】爱思开海力士有限公司
【公开日】2016年4月13日
【申请日】2015年6月30日
【公告号】US9368481, US20160099229
【专利说明】半导体封装体
[0001]相关申请的交叉引用
[0002]本申请要求根据35U.S.C 119(a)的规定，于2014年10月6日在韩国知识产权局提出的第10-2014-0134281号韩国申请的优先权，该韩国申请的整体以全文引用的方式合并入本文中。
技术领域
[0003]本发明的各个实施例涉及具有贯穿电极的半导体装置、包含该半导体装置的半导体封装体、该半导体装置的制造方法、包含该半导体装置的电子系统及包含该半导体装置的记忆卡。
【背景技术】
[0004]随着较小及较高效能的电子产品的发展，具有大容量的超小尺寸半导体装置日益受欢迎。多个半导体芯片可组装于单个半导体封装体中以增加半导体装置的容量。即，使用多芯片封装技术可容易地增加半导体装置的容量。
[0005]然而，尽管多芯片封装技术用于增加半导体装置的数据储存容量，但随着半导体芯片的数目增加，在获得用于多芯片封装中的多个半导体芯片之间的电连接的足够空间时存在限制。近来，已提出穿硅通孔(TSV)来解决多芯片封装技术的限制。可形成TSV以穿透处于晶圆层级的多个芯片，且堆叠于封装中的芯片可藉由TSV彼此电连接及物理连接。因此，若在封装中采用TSV，则封装的效能及储存容量可得以改良。
【发明内容】
[0006]各个实施例针对具有贯穿电极的半导体装置、包含该半导体装置的半导体封装体、该半导体装置的制造方法、包含该半导体装置的电子系统及包含该半导体装置的记忆卡。
[0007]根据一实施例，半导体装置包含:基板，其具有彼此相对的第一表面及第二表面；多个贯穿电极，其穿透该基板以自第一表面至第二表面延伸且彼此间隔开；前侧凸块，其设置于第一表面上，且连接至多个贯穿电极中的奇数贯穿电极，及背侧凸块，其设置于第二表面上，且连接至多个贯穿电极中的偶数贯穿电极。
[0008]该基板的第一表面是与设置于该基板中的有源区相邻的前侧表面，且其中第二表面是与前侧表面相对的背侧表面。奇数贯穿电极未连接至任何设置于第二表面上的背侧凸块，且其中偶数贯穿电极未连接至任何设置于第一表面上的前侧凸块。
[0009]每个前侧凸块包含依序堆叠于任一奇数贯穿电极上的籽金属图案、第一金属层及第一接触金属层，且其中每个背侧凸块包含依序堆叠于任一偶数贯穿电极上的第二金属层及第二接触金属层。
[0010]该半导体装置进一步包括:绝缘层，其设置于该基板的第一表面上；以及多个接触垫，其设置于该绝缘层中且分别与每个贯穿电极接触，其中每个接触垫包含导电材料。多个接触垫包含与第二接触垫交替排列的第一接触垫，且其中第一接触垫连接至奇数贯穿电极，且第二接触垫连接至偶数贯穿电极。
[0011]该半导体装置进一步包括设置于与该基板相对的接触垫的表面上的第一扩散阻挡图案，其中每个第一扩散阻挡图案包含镍材料。该半导体装置进一步包括设置于该基板的第二表面上且覆盖偶数贯穿电极的端部的第二扩散图案，其中每个第二扩散阻挡图案包含镍材料。
[0012]根据另一个实施例，半导体封装体包含第一半导体芯片及第二半导体芯片。第一半导体芯片包含:第一基板，其具有彼此相对的第一表面及第二表面；多个第一贯穿电极，其穿透该第一基板且彼此间隔开；多个第一前侧凸块，其设置于该第一基板的第一表面上且连接至第一贯穿电极中的第一奇数贯穿电极；及多个第一背侧凸块，其设置于该第一基板的第二表面上且连接至第一贯穿电极中的第一偶数贯穿电极。第二半导体芯片包含:第二基板，其具有彼此相对的第一表面及第二表面；多个第二贯穿电极，其穿透该第二基板且彼此间隔开；多个第二前侧凸块，其设置于该第二基板的第一表面上且连接至第二贯穿电极中的第二奇数贯穿电极；及多个第二背侧凸块，其设置于该第二基板的第二表面上且连接至第二贯穿电极中的第二偶数贯穿电极。第一半导体芯片及第二半导体芯片彼此组合以使得该第一基板的第一表面面向该第二基板的第二表面。
[0013]该第二背侧凸块电连接至该第二偶数贯穿电极；并且该第一前侧凸块电连接至该第一奇数贯穿电极。
[0014]每个第一前侧凸块包含依序堆叠于第一奇数贯穿电极上的第一金属层及第一接触金属层，并且每个第一背侧凸块包含依序堆叠于第一偶数贯穿电极上的第二金属层及第二接触金属层。
[0015]每个第二前侧凸块包含依序堆叠于第二奇数贯穿电极上的第三金属层和第三接触金属层，并且每个第二背侧凸块包含依序堆叠于第二偶数贯穿电极上的第四金属层及第四接触金属层。
[0016]该第一前侧凸块的该第一接触金属层接触该第二半导体芯片。
[0017]该第一前侧凸块的该第一接触金属层电连接至该第二奇数贯穿电极。
[0018]该第二背侧凸块的该第四接触金属层接触该第一半导体芯片。
[0019]该第二背侧凸块的该第四接触金属层电连接至该第一偶数贯穿电极。
[0020]该第一半导体芯片进一步包含:第一绝缘层，其设置于该第一基板的该第一表面上；以及多个导电接触垫，其设置于该第一绝缘层中且与该第一贯穿电极接触。该第二半导体芯片进一步包含:第二绝缘层，其设置于该第二基板的该第一表面上；以及多个导电接触垫，其设置于该第二绝缘层中且与该第二贯穿电极接触，该第一基板及该第二基板的该第一表面是与该第一基板及该第二基板界定的有源区相邻的该第一基板及该第二基板的前侧表面，该第一基板及该第二基板的该第二表面是该第一基板及该第二基板的背侧表面，该第一前侧凸块设置于该第一半导体芯片的该接触垫上，并且该第二前侧凸块设置于该第二半导体芯片的该接触垫上。
[0021]该第一半导体芯片的该接触垫包含连接至该第一奇数贯穿电极的第一接触垫，以及连接至该第一偶数贯穿电极的第二接触垫，并且该第二半导体芯片的该接触垫包含电连接至该第二奇数贯穿电极的第三接触垫，以及电连接至该第二偶数贯穿电极的第四接触垫。
[0022]每个第一半导体芯片及第二半导体芯片进一步包含设置于每个第一接触垫、第二接触垫、第三接触垫及第四接触垫上的第一扩散阻挡图案。
[0023]每个第一扩散阻挡图案包含镍材料。
[0024]该第二背侧凸块接触该第一半导体芯片的该第一扩散阻挡图案。
[0025]每个第一半导体芯片及该第二半导体芯片进一步包含设置于该第二表面上且覆盖该奇数贯穿电极的第二扩散阻挡图案。
[0026]该第一前侧凸块的该第一接触金属层接触该第二半导体芯片的该第二扩散阻挡图案。
[0027]每个第二扩散阻挡图案包含镍材料。
[0028]根据另一个实施例，半导体封装体包含第一半导体芯片及第二半导体芯片。第一半导体芯片包含:第一基板，其具有第一表面及第二表面；多个第一贯穿电极，其穿透第一基板以自第一表面至第二表面延伸；及多个第一前侧凸块，其设置于该第一基板的第一表面上且连接至第一贯穿电极中的第一奇数贯穿电极。第二半导体芯片包含:第二基板，其具有第一表面及第二表面；多个第二贯穿电极，其穿透该第一基板以自第一表面至第二表面延伸；及多个第二前侧凸块，其设置于该第二基板的第一表面上且连接至第二贯穿电极中的第二偶数贯穿电极。第一半导体芯片及第二半导体芯片彼此组合以使得该第一基板的第一表面面向该第二基板的第一表面。
[0029]根据另一个实施例，半导体封装体包含:封装基板；第一半导体芯片，其设置于该封装基板上，及至少一个附加半导体芯片，其堆叠于与该封装基板相对的第一半导体芯片的表面上。第一半导体芯片包含:基板，其具有彼此相对的第一表面及第二表面；多个贯穿电极，其穿透该基板；多个前侧凸块，其设置于第一表面上且连接至贯穿电极中的奇数贯穿电极；及多个背侧凸块，其设置于第二表面上且连接至贯穿电极中的偶数贯穿电极。该至少一个附加半导体芯片的背侧凸块分别电连接至第一半导体芯片的偶数贯穿电极。
[0030]每个前侧凸块包含依序堆叠于其中一个奇数贯穿电极上的第一金属层及第一接触金属层，且每个背侧凸块包含依序堆叠于其中一个偶数贯穿电极上的第二金属层及第二接触金属层。
[0031]第一半导体芯片进一步包含:绝缘层，其设置于该基板的第一表面上；及多个导电接触垫，其设置于绝缘层中以分别接触贯穿电极，其中该基板的第一表面是与该基板中界定的有源区相邻的该基板的前侧表面，其中该基板的第二表面是该基板的背侧表面，且其中第一半导体芯片的前侧凸块设置于第一半导体芯片的接触垫上。
[0032]根据另一个实施例，一种半导体装置的制造方法包含:制备其中设置多个贯穿电极的基板，在该基板的至少一个表面上形成扩散阻挡层，及在设置于该基板的第一表面上的扩散阻挡层上形成前侧凸块。形成前侧凸块以分别连接至该贯穿电极中的奇数贯穿电极。在与该前侧凸块相对的该基板的第二表面上形成背侧凸块。形成背侧凸块以分别连接至贯穿电极中的偶数贯穿电极。
[0033]形成前侧凸块包含:在扩散阻挡层上形成籽金属层；在籽金属层上形成露出部分籽金属层的掩模图案；在籽金属层的每个露出的部分上依序形成金属层及接触金属层；移除掩模图案以在金属层之间的空间中露出部分籽金属层；以及使用金属层和接触金属层作为蚀刻掩模来蚀刻籽金属层，由此在金属层下方形成籽金属图案，其中每个前侧凸块包含依序堆叠的籽金属图案、金属层及接触金属层。
[0034]奇数贯穿电极未连接至形成于该基板的第二表面上的背侧凸块，且其中偶数贯穿电极未连接至形成于该基板的第一表面上的前侧凸块。
[0035]形成扩散阻挡层之前，在该基板的第一表面上形成绝缘层，及在绝缘层中形成导电接触垫，其中前侧凸块形成于导电接触垫上。形成的扩散阻挡层包含镍材料。金属层包含铜材料。
[0036]根据另一个实施例，电子系统包含半导体装置。半导体装置包含:基板，其具有彼此相对的第一表面及第二表面；多个贯穿电极，其穿透该基板以自第一表面至第二表面延伸且彼此间隔开；前侧凸块，其设置于第一表面上且连接至多个贯穿电极中的奇数贯穿电极；及背侧凸块，其设置于第二表面上且连接至多个贯穿电极中的偶数贯穿电极。
[0037]根据另一个实施例，存储卡包含半导体装置。该半导体装置包含:基板，其具有彼此相对 的第一表面及第二表面；多个贯穿电极，其穿透该基板以自第一表面至第二表面延伸且彼此间隔开；前侧凸块，其设置于第一表面上且连接至多个贯穿电极中的奇数贯穿电极；及背侧凸块，其设置于第二表面上且连接至多个贯穿电极中的偶数贯穿电极。
【附图说明】
[0038]基于附图及随附的详细描述，本发明的各个实施例将变得更加显而易见，在附图中:
[0039]图1为根据实施例的半导体装置的剖面图；
[0040]图2为根据另一个实施例的半导体装置的剖面图；
[0041]图3为包含图2的半导体装置的半导体封装体的剖面图；
[0042]图4为根据另一个实施例的半导体封装体的剖面图；
[0043]图5至图16为根据实施例的半导体封装体的制造方法的剖面图；
[0044]图17为根据实施例的所制造的包含半导体装置的半导体封装体的剖面图；
[0045]图18为根据一些实施例的包含至少一个半导体装置的电子系统的框图；且
[0046]图19为根据一些实施例的包含至少一个半导体装置的另一个电子系统的框图。
【具体实施方式】
[0047]在以下实施例中，可以理解，在一个元件被称为位于另一个元件的“上”、“上方”、“上面”、“下方”、“之下”或“下面”时，该元件可直接接触另一个元件，或在其之间可存在至少一个介入元件。因此，本文中所使用的“上”、“上方”、“上面”、“下方”、“之下”、“下面”及诸如此类的术语仅出于描述特定实施例的目的且并不限制本发明的范围。
[0048]为便于说明，在附图中，组件的厚度及长度与实际的实体厚度及间隔相比被扩大。在以下描述中，可省略对已知的相关功能及构成的详细阐述以避免不必要地模糊主题名称。此外，“连接/耦合”表示一个组件直接耦合至另一个组件或通过另一个组件间接地耦合。在此说明书中，单数形式可包含复数形式，只要其没有说明限制为单数即可。
[0049]图1是根据实施例的半导体装置101的剖视图。参见图1，半导体装置101可包含:基板100，其具有彼此相对的第一表面100a及第二表面100b ;多个贯穿电极120，其穿透基板100且彼此间隔开；前侧凸块150，其设置于基板100的第一表面100a上且电连接至多个贯穿电极120中的奇数贯穿电极120x ;以及背侧凸块170，其设置于基板100的第二表面100b上且电连接至多个贯穿电极120中的偶数贯穿电极120y。
[0050]换言之，当多个贯穿电极120沿给定方向依序排列时，该序列的第一贯穿电极120可称作为奇数电极120x，且该序列的第二电极120可称作为偶数电极120y。类似地，该序列的后续奇数电极120(例如，第三、第五及第七电极)称作为奇数贯穿电极120x，且后续偶数电极120称作为偶数电极120y。换言之，当多个电极120沿一个方向依序排列时，电极120包含与偶数电极120y交替的奇数电极120x。序列中的每个电极交替是奇数电极120x及偶数电极120y。
[0051]基板100的第一表面100a可对应于与基板100中界定的有源区相邻的前侧表面，且基板100的第二表面100b可对应于与第一表面100a相对的背侧表面。包含源极/漏极区和栅极电极的晶体管(未示出)可设置于第一表面100a上，且例如位线的电路图案(未示出)也可设置于第一表面100a上。
[0052]贯穿电极120可自基板100的第一表面100a延伸至基板100的第二表面100b。每个贯穿电极120可包含铜(Cu)材料。每个贯穿电极120可包含与基板100的第一表面100a相邻的第一端表面120a，以及与基板100的第二表面100b相邻的第二端表面120b。
[0053]绝缘层130可设置于基板100的第一表面100a上。接触垫135可设置在绝缘层130中，且可电连接至贯穿电极120的第一端表面120a。接触垫135可包含交替排列的第一接触垫135a及第二接触垫135b。每个第一接触垫135a及每个第二接触垫135b中可包含导电材料，例如，像铜(Cu)材料或铝(A1)材料的金属材料。
[0054]接触垫135中的第一接触垫135a可电连接至前侧凸块150，其中前侧凸块150分别连接至奇数贯穿电极120x。每个前侧凸块150可配置成包含依序堆叠于任一第一接触垫135a上的第一籽金属图案141、第一金属层140及第一接触金属层145。第一籽金属图案141及第一金属层140可具有柱形且可包含铜(Cu)材料。第一接触金属层145可包含银(Ag)材料或锡(Sn)材料。
[0055]扩散阻挡图案139可另外分别设置于接触垫135上。扩散阻挡图案139可防止前侧凸块150中的铜原子迀移至接触垫135中。每个扩散阻挡图案139可包含镍(Ni)材料。
[0056]由于前侧凸块150仅选择性地连接至第一接触垫135a，因此前侧凸块150可仅设置于奇数贯穿电极120x上，如图1中所示。
[0057]背侧凸块170可设置于基板100的第二表面100b上，且可连接至贯穿电极120的第二端表面120b。背侧凸块170可仅连接至偶数贯穿电极120y。S卩，背侧凸块170可连接至偶数贯穿电极120y，该偶数贯穿电极未电连接至第一表面100a处的前侧凸块150。因此，未连接至背侧凸块170的奇数贯穿电极120x的第二端表面120b可露出于基板100的第二表面100b处。
[0058]每个背侧凸块170可包含依序堆叠于偶数贯穿电极120y的任一第二端表面120b上的第二金属层160及第二接触金属层165。形成第二金属层160以具有柱形且可包含铜(Cu)材料。第二接触金属层165可包含银(Ag)材料或锡(Sn)材料。尽管附图中未示出，但每个背侧凸块170可进一步包含设置于第二金属层160与偶数贯穿电极120y之间的第二籽金属图案。第二籽金属图案可包含铜(Cu)材料。
[0059]接触垫135的间距al可为每个接触垫135的宽度bl与相邻的接触垫135之间的距离cl的总和。一般而言，若半导体装置101变成更高度地集成，则接触垫135的间距al可减少。在这种情况下，用蚀刻工艺在所有接触垫135上形成前侧凸块150 (或背侧凸块170)时可能存在限制。例如，为形成前侧凸块150(或背侧凸块170)，诸如铜层的籽金属层可形成于包含接触垫135的基板上，且可使用电镀工艺由铜材料形成连接至接触垫135的前侧凸块150。
[0060]接下来，可移除前侧凸块150之间的籽金属层的部分以使前侧凸块150彼此电连接。可使用湿式蚀刻工艺来移除前侧凸块150之间的籽金属层。然而，若接触垫135的间距al减少，则前侧凸块150之间的距离也可减少。因此，可能将湿式蚀刻工艺中所使用的蚀刻剂不均匀地涂覆在前侧凸块150之间的籽金属层上。因此，可能难以完全移除前侧凸块150之间的籽金属层。若前侧凸块150之间的籽金属层未完全移除，则漏电流可在前侧凸块150之间流动以降低半导体装置101的可靠性。
[0061]然而，根据实施例，前侧凸块150仅通过基板100的第一表面100a上的第一接触垫135a电连接至奇数贯穿电极120x，且背侧凸块170仅电连接至基板100的第二表面100b上的偶数贯穿电极120y。S卩，第二接触垫135b可不连接至前侧凸块150，且可设置于第一表面100a上。因此，相邻的前侧凸块150之间的第一距离dl可大于相邻的接触垫135之间的距离cl。
[0062]另外，相邻的前侧凸块150之间的第一距离dl可大于每个接触垫135的宽度bl。因此，尽管增加半导体装置101的集成密度减少了接触垫135的间距al，但相邻的前侧凸块150之间的第一距离dl可大于每个接触垫135的宽度bl。因此，可能完全且均匀地移除前侧凸块150之间的籽金属层。
[0063]此外，设置于基板100的第二表面100b上的背侧凸块170之间的第二距离d2也可大于每个背侧凸块170的宽度。因此，可能完全且均匀地移除设置于背侧凸块170之间的籽金属层的部分。
[0064]图2为根据另一个实施例的半导体装置101’的剖面图。某些关于图1中论述的信息将在此实施例中被省略或简要提及。
[0065]参见图2，半导体装置101’可包含穿过具有第一表面100a及第二表面100b的基板100的多个贯穿电极120。多个贯穿电极120可自第一表面100a延伸至第二表面100b。前侧凸块150可设置于基板100的第一表面100a上且可电连接至多个贯穿电极120中的奇数贯穿电极120x。
[0066]绝缘层130可设置于基板100的第一表面100a上。包含第一接触垫135a及第二接触垫135b的接触垫135可设置于绝缘层130中。接触垫135可将贯穿电极120电连接至前侧凸块150。每个接触垫135可包含铜(Cu)材料。第一接触垫135a可电连接至仅设置于奇数贯穿电极120x上的前侧凸块150。
[0067]第一扩散阻挡图案139a可另外设置于接触垫135上。第一扩散阻挡图案139a可防止前侧凸块150中的铜原子迀移至接触垫135中。每个第一扩散阻挡图案139a中可包含镍(Ni)材料。
[0068]背侧凸块170可设置于基板100的第二表面100b上且可电连接至多个贯穿电极120中的偶数贯穿电极120y。背侧凸块170可仅电连接至多个贯穿电极120中的偶数贯穿电极120y。S卩，背侧凸块170可仅电连接至偶数贯穿电极120y，其中偶数贯穿电极120y未连接至前侧凸块150。
[0069]第二扩散阻挡图案13%可设置于奇数贯穿电极120x的第二端表面120b上，其中奇数贯穿电极120x未连接至背侧凸块170。当奇数贯穿电极120x在后续的步骤中黏合焊料时，第二扩散阻挡图案13%可抑制或防止奇数贯穿电极120x中的铜原子扩散至该焊料中。
[0070]图3为包含图2的半导体装置的半导体封装体的剖面图。参见图3，半导体封装体可包含依序堆叠的第一半导体装置101’及第二半导体装置102。第一半导体装置101’可对应于图2中所示的半导体装置101’，且第二半导体装置102也可与 图2中所示的半导体装置101’实质上具有相同的配置。因此，描述图1及图2的某些说明将在此实施例中被省略或简要提及。
[0071]第二半导体装置102可包含:基板200，其具有彼此相对的第一表面200a及第二表面200b ;多个贯穿电极220，其穿透基板200且彼此间隔开；前侧凸块250，其设置于基板200的第一表面200a上且电连接至多个贯穿电极220中的奇数贯穿电极220x ;以及背侧凸块270，其设置于基板200的第二表面200b上且电连接至多个贯穿电极220中的偶数贯穿电极220y。第二半导体装置102可进一步包含第一扩散阻挡图案239a，其设置于与基板200的第一表面200a相邻的偶数贯穿电极220y第一端表面220a上，以及第二扩散阻挡图案239b，其设置于与基板200的第二表面200b相邻的奇数贯穿电极220x的第二端表面220b 上。
[0072]绝缘层230可设置于基板200的第一表面200a上。接触垫235可设置于绝缘层230中且可与贯穿电极220的第一端表面220a接触。接触垫235可包含交替排列的第一接触垫235a及第二接触垫235b。第一接触垫235可将奇数贯穿电极220x电连接至前侧凸块250。
[0073]第二半导体装置102的每个前侧凸块250可包含依序堆叠在任一第一接触垫235a上的第一籽金属图案241、第一金属层240及第一接触金属层245。每个背侧凸块270可包含依序堆叠在偶数贯穿电极220y的任一第二端表面220b上的第二金属层260及第二接触金属层265。
[0074]第二半导体装置102可设置于第一半导体装置101’上，使得第一半导体装置101的第一扩散阻挡图案139a与第二半导体装置102的背侧凸块270结合，且第二半导体装置102的第二扩散阻挡图案23%与第一半导体装置101’的前侧凸块150结合。因此，根据本实施例的半导体封装体具有的结构为，第一半导体装置101’的前侧凸块150及第二半导体装置102的背侧凸块270交替排列在基板100与基板200之间的空间中。另外，第一半导体装置101’的前侧凸块150之间的距离(对应于图1的第一距离dl)可大于每个接触垫135的宽度。因此，第二半导体装置102可容易地与第一半导体装置101’结合。
[0075]图4是根据另一个实施例的半导体封装体的剖面图。
[0076]参见图4，根据本实施例的半导体封装体可包含彼此结合的第三半导体装置301及第四半导体装置302。第三半导体装置301可包含具有彼此相对的第一表面300a及第二表面300b的基板300，以及穿透基板300的多个贯穿电极320。多个贯穿电极320中的奇数贯穿电极320x可连接至接触垫335的第一接触垫335a，且多个贯穿电极320中的偶数贯穿电极320y可连接至接触垫335的第二接触垫335b。第三半导体装置301可进一步包含前侧凸块350，其设置于基板300的第一表面300a上且经由第二接触垫335b电连接至偶数贯穿电极320y。
[0077]第四半导体装置302可包含具有彼此相对的第一表面400a及第二表面400b的基板400，以及穿透基板400的多个贯穿电极420。多个贯穿电极420中的奇数贯穿电极420x可连接至接触垫435的第一接触垫435a，多个贯穿电极420中的偶数贯穿电极420y可连接至接触垫435的第二接触垫435b。第四半导体装置302可进一步包含前侧凸块450，其设置于基板400的第一表面400a上且经由第一接触垫435a电连接至奇数贯穿电极420x。每个前侧凸块350可包含依序堆叠在任一第二接触垫335b上的第一金属层340及第一接触金属层345，且每个前侧凸块450可包含依序堆叠在任一第一接触垫435a的第一金属层440及第一接触金属层445。
[0078]第三半导体装置301及第四半导体装置302可彼此结合使得基板300的第一表面300a面向基板400的第一表面400a。因此，第三半导体装置301的第一接触垫335a可与第四半导体装置302的前侧凸块450结合，且第四半导体装置302的第二接触垫435b可与第三半导体装置301的前侧凸块350结合。
[0079]图5至图16是根据实施例的半导体封装体的制造方法的剖面图。
[0080]参见图5，可提供包含贯穿电极520的半导体基板500。
[0081]半导体基板500可具有彼此相对的第一表面500a及第二表面500b。半导体基板500的第一表面500a可对应于半导体基板500的前侧表面，且半导体基板500的第二表面500b可对应于半导体基板500的背侧表面。在本实施例中，半导体基板500的前侧表面可视为有源区的表面，在有源区中形成有源元件或无源元件，且半导体基板500的背侧表面可视为与前侧表面相对的表面。半导体基板500可为用于制造半导体存储器装置、半导体逻辑装置、拍摄装置或显示器件的基板。在本实施例中，半导体基板500可为硅基板，但实施例并不限于此。
[0082]包含栅极电极和源极/漏极区的晶体管(未示出)可形成于半导体基板500的第一表面500a上及半导体基板500的有源区中。另外，例如位线的电路图案(未示出)也可形成于半导体基板500的第一表面500a上。
[0083]如上所述，贯穿电极520，例如穿硅通孔(TSV)，可形成于半导体基板500中。贯穿电极520可形成于自第一表面500a至第二表面500b延伸的沟槽中。贯穿电极520可由金属材料制成。在一些实施例中，可使用激光打孔工艺形成沟槽。在形成沟槽后，可通过将籽金属层(未示出)沉积于沟槽的内表面上及通过用金属层填充由籽金属层环绕的沟槽来形成贯穿电极520。填充沟槽的金属层可包含铜(Cu)层、银(Ag)层或锡(Sn)层。贯穿电极520可通过预定距离形成以使彼此间隔开。每个贯穿电极520可包含与半导体基板500的第一表面500a共面的第一端表面520a。贯穿电极520可包含奇数贯穿电极520x及偶数贯穿电极520y。
[0084]绝缘层530可形成于半导体基板500的第一表面500a上，且接触垫535可形成于绝缘层530中。形成接触垫535以接触贯穿电极520的第一端表面520a。在一些实施例中，可通过以下步骤来形成接触垫535:将绝缘层530沉积在半导体基板500的第一表面500a上，加工绝缘层530以形成露出于贯穿电极520的第一端表面520a的开口，并且使用导电材料填充该开口。填充开口的导电材料可包含铜(Cu)材料。接触垫535可包含连接至奇数贯穿电极520x的第一接触垫535a及连接至偶数贯穿电极520y的第二接触垫535b。
[0085]接触垫535的间距a2可相当于每个接触垫535的宽度b2与相邻的接触垫535之间的距离c2的总和。若半导体封装体按比例缩小，则接触垫535的间距a2可减少。
[0086]参见图6，扩散阻挡层538可形成于半导体基板500的第一表面500a上。根据本实施例制造的半导体装置可与另一个半导体装置结合以形成半导体封装体。即，一些接触垫535可直接接触其他半导体装置的背侧凸块的焊料部分。在这种情况下，若接触垫535或贯穿电极520由铜(Cu)材料制成，则接触垫535或贯穿电极520中的铜原子可扩散至另一个半导体装置的背侧凸块的焊料部分中。然而，扩散阻挡层538可防止接触垫535或贯穿电极520中的铜原子扩散至另一个半导体装置的背侧凸块的焊料部分中，尽管根据本实施例的半导体装置与另一个半导体装置结合。
[0087]形成的扩散阻挡层538可包含镍(Ni)材料。扩散阻挡层538可形成于绝缘层530及接触垫535上。
[0088]第一籽金属层540可形成于扩散阻挡层538上。虽然图中未示出，可在形成第一籽金属层540之前在扩散阻挡层538上形成黏合层。可形成黏合层以增强扩散阻挡层538与第一籽金属层540之间的粘结强度。可形成粘合层以包含选自由钛(Ti)层、钨(W)层及钛钨(TiW)层组成的群组中的至少一种。在形成黏合层之后，第一籽金属层540可形成于黏合层上。可使用化学汽相沉积(CVD)工艺或物理汽相沉积(PVD)工艺由铜(Cu)层形成第一籽金属层540。
[0089]接下来，可在第一籽金属层540上形成包含第一开口 545a的第一掩模图案545。第一掩模图案545的开口 545a可界定形成前侧凸块的区域。具体而言，光刻胶材料可涂覆于第一籽金属层540上，且可将曝光步骤和显影步骤应用于光刻胶材料以形成包含第一开口 545a的第一掩模图案545。第一掩模图案545可通过第一开口 545a选择性地露出第一籽金属层540的部分，且前侧凸块可在后续过程中选择性地形成于第一籽金属层540的露出的部分上。可形成第一掩模图案545使得第一开口 545a设置于第一接触垫535a上。
[0090]参见图7，第一金属层550及第一接触金属层555可依序形成于第一籽金属层540的每个露出的部分上。可使用电镀工艺来形成第一金属层550及第一接触金属层555。在这种情况下，第一金属层550及第一接触金属层555可选择性地在第一籽金属层540的每个露出的部分上生长。形成的第一金属层550可包含铜(Cu)材料，且形成的第一接触金属层555可包含银(Ag)材料或锡(Sn)材料。
[0091]参见图8，可使用灰化工艺或剥除工艺来移除第一掩模图案(图7的545)。因此，可露出覆盖有第一掩模图案545的第一籽金属层540的部分。随后，可使用蚀刻工艺来移除第一籽金属层540的露出的部分，以在第一金属层550下方形成第一籽金属图案541。可在不使用任何光掩模的情况下使用全面蚀刻技术来执行该蚀刻工艺。可使用湿式蚀刻工艺来执行该蚀刻工艺。可执行蚀刻工艺以移除第一籽金属层540的部分，该部分是通过移除第一掩模图案545得以露出的。即，蚀刻工艺可选择性地移除设置于第一金属层550与第一接触金属层555的邻近堆叠之间的第一籽金属层540的部分。
[0092]由于蚀刻工艺，前侧凸块560可分别形成于第一接触垫535a上。可形成每个前侧凸块560以包含依序堆叠的第一籽金属图案541、第一金属层550及第一接触金属层555。因此， 扩散阻挡层538的部分可在前侧凸块560之间露出。第一金属层550之间的第一距离S1可大于每个接触垫535的宽度。因此，即使接触垫535的间距减少，可均匀且容易地移除第一金属层550之间的扩散阻挡层538的露出的部分。
[0093]参见图9，第二掩模图案546可形成于在前侧凸块560之间的扩散阻挡层538上。可通过将光刻胶材料涂覆于扩散阻挡层538和前侧凸块560上并且通过对光刻胶材料应用光刻工艺(包含曝光步骤及显影步骤)来形成第二掩模图案546。可形成第二掩模图案546以与第二接触垫535b重叠。
[0094]参见图10，使用第二掩模图案546及前侧凸块560作为蚀刻掩模，可蚀刻扩散阻挡层538以形成扩散阻挡图案539。可形成阻挡图案539以覆盖第一接触垫535a及第二接触垫 535b。
[0095]参见图11，可将半导体基板500的背侧部分移除预定的厚度以露出与第一端表面520a相对的贯穿电极520的第二端表面520b。具体而言，可对半导体基板500的第二表面500b应用至少一个研磨工艺及化学机械抛光(CMP)工艺，以露出贯穿电极520的第二端表面520b。因此，半导体基板500的初始第二表面500b可凹入以形成第二表面500c，第二表面500c与贯穿电极520的第二端表面520b共面。
[0096]参见图12，第二籽金属层570可形成在半导体基板500的凹入的第二表面500c和贯穿电极520的第二端表面520b上。可使用CVD工艺或PVD工艺由铜(Cu)材料形成第二籽金属层570。掩模图案565可形成在与半导体基板500相对的第二籽金属层570的表面上。可形成掩模图案565以具有界定形成背侧凸块的区域的开口 565a。可使用光刻工艺由光刻胶材料形成掩模图案565。可形成掩模图案565以使得开口 565a露出第二籽金属层570的部分且与偶数贯穿电极520y重叠。
[0097]参见图13，第二金属层575及第二接触金属层580可依序形成在第二籽金属层570的每个露出的部分上。可使用电镀工艺来形成第二金属层575及第二接触金属层580。在这种情况下，第二金属层575及第二接触金属层580可选择性地在第二籽金属层570的每个露出的部分上生长。可形成包含铜(Cu)材料的第二金属层575，且可形成包含银(Ag)材料或锡(Sn)材料的第二接触金属层580。
[0098]参考图14，可将掩模图案(图13的565)移除以露出第二籽金属层570的部分。随后，第二籽金属层570的经露出的部分可经蚀刻以形成第二籽金属图案571。因此，背侧凸块585可分别形成于偶数贯穿电极520y的第二端表面520b上。每个背侧凸块585可包含依序堆叠于偶数贯穿电极520y的任一第二端表面520b上的第二籽金属图案571、第二金属层575及第二接触金属层580。
[0099]背侧凸块585可分别电连接至偶数贯穿电极520y。由于背侧凸块585形成于偶数贯穿电极520y的第二端表面520b上，因此可露出奇数贯穿电极520x的第二端表面520b。因此，可在背侧凸块585之间提供由第二距离S2界定的空间。
[0100]根据上述工艺，可提供第一半导体芯片C1，其包含电连接至奇数贯穿电极520x的前侧凸块560及电连接至偶数贯穿电极520y的背侧凸块585。此外，前侧凸块560可仅形成于半导体基板500的第一表面500a上，且背侧凸块585可仅形成于半导体基板500的第二表面500b上。因此，前侧凸块560可在平面图中不与背侧凸块585重叠。S卩，每个贯穿电极520可仅电连接至任一指定的芯片的前侧凸块560及背侧凸块585。
[0101]根据上述工艺，可在形成前侧凸块560之后形成背侧凸块585。然而，实施例并不限于上述工艺。例如，籽金属层可形成于半导体基板500的第一表面500a及第二表面500b上，且前侧掩模图案及背侧掩模图案可分别形成于第一表面500a及第二表面500b上以界定形成前侧凸块560及背侧凸块585的区域。随后，使用电镀工艺可依序形成第一金属层550和第二金属层575以及第一接触金属层555和第二接触金属层580，且可移除前侧掩模图案及背侧掩模图案。
[0102]在这种情况下，前侧凸块560及背侧凸块585可分别同时形成于第一表面500a及第二表面500b上。此外，在形成背侧凸块585之后，附加的扩散阻挡图案(未示出)可分别形成于奇数贯穿电极520x的第二端表面520b上。附加的扩散阻挡图案可包含与扩散阻挡图案539相同的材料(例如，镍材料)。
[0103]参见图15，可提供第二半导体芯片C2。可使用与如图5至图14所述的相同的方法来制造第二半导体芯片C2。因此，此处将不重复描述第二半导体芯片C2的制造方法。第二半导体芯片C2可包含:半导体基板600，其具有彼此相对的第一表面600a及第二表面600b ;多个贯穿电极620，其穿透半导体基板600 ;前侧凸块670，其设置于半导体基板600的第一表面600a上且电连接至多个贯穿电极620中的奇数贯穿电极620x ;以及背侧凸块685，其设置于半导体基板600的第二表面600b上且电连接至多个贯穿电极620中的偶数贯穿电极620y。
[0104]绝缘层630可设置于半导体基板600的第一表面600a上。接触垫635可设置于绝缘层630中且可电连接至贯穿电极620的第一端表面620a。接触垫635可包含交替排列的第一接触垫635a及第二接触垫635b。
[0105]接触垫635中的第一接触垫635a可电连接至前侧凸块670，其分别连接至奇数贯穿电极620x。每个前侧凸块670可包含依序堆叠于任一第一接触垫635a上的第一籽金属图案641、第一金属层650及第一接触金属层655。每个背侧凸块685可包含依序堆叠于偶数贯穿电极620y的任一第二端表面620b上的第二籽金属图案671、第二金属层675及第二接触金属层680。扩散阻挡图案639可分别设置于第二接触垫635b上。由于前侧凸块670设置于奇数贯穿电极620x的第一端表面620a上，因此可在前侧凸块670之间提供由第一距离S3界定的空间。此外，由于背侧凸块685设置于偶数贯穿电极620y的第二端表面620b上，因此可在背侧凸块685之间提供由第二距离S4界定的空间。
[0106]第二半导体芯片C2可设置于第一半导体芯片C1上。第二半导体芯片C2可设置于第一半导体芯片C1上使得第二半导体芯片C2的凹入的第二表面600c面向第一半导体芯片C1的第一表面500a。更具体而言，第二半导体芯片C2可与第一半导体芯片C1垂直对准以使得第二半导体芯片C2的奇数贯穿电极620x的第二端表面620b面向第一半导体芯片C1的前侧凸块560，并且第二半导体芯片C2的背侧凸块685面向第一半导体芯片C1的第二接触垫535b。因此，若第二半导体芯片C2与第一半导体芯片C1组合，则第二半导体芯片C2的背侧凸块685可设置于第一半导体芯片C1的前侧凸块560之间的空间中。
[0107]参见图16，第二半导体芯片C2可与第一半导体芯片C1组合。因此，第一半导体芯片C1的前侧凸块560可与第二半导体芯片C2的奇数贯穿电极620X的第二端表面620b结合，且第二半导体芯片C2的背侧凸块685可与第一半导体芯片C1的扩散阻挡图案539结合。扩散阻挡图案539可防止由焊料材料形成的第二接触金属层680直接与由铜材料形成的偶数贯穿电极520y结合。
[0108]在实施例中，在每个半导体装置中，前侧凸块可形成于奇数贯穿电极的第一端表面上，且背侧凸块可形成于设置在奇数贯穿电极之间的偶数贯穿电极的第二端表面上。因此，在构成前侧凸块的第一金属层之间提供的空间足够大，使得可向在第一金属层之间露出的籽金属层上均匀地供应足够数量的蚀刻剂。因此，可完全移除在第一金属层之间露出的籽金属层的部分以成功地形成前侧凸块。此外，在包含第一半导体装置及第二半导体装置(也称作为第一半导体芯片及第二半导体芯片)的半导体封装体中，扩散阻挡图案可设置于第一半导体装置的偶数贯穿电极与第二半导体装置的背侧凸块之间。因此，扩散阻挡图案可防止第一半导体装置的偶数贯穿电极中的铜原子扩散至第二半导体装置的背侧凸块(包含焊料材料)中。
[0109]下文中参见图17描述根据实施例的另一个堆叠半导体封装体。经堆叠的半导体封装体可包含两个或两个以上半导体芯片。在图17中，将结合一个实例描述堆叠的半导体封装体701，在实例中堆叠四个半导体芯片。
[0110]参见图17，堆叠的半导体封装体701可包含依序堆叠于封装基板800上的第四半导体芯片700-4、第三半导体芯片700-3、第二半导体芯片700-2及第一半导体芯片700-1。SP，第四半导体芯片700-4可对应于使用连接部件750贴在封装基板800的垫805的最下部半导体芯片。尽管图中未示出，但封装基板800可包含多个互连线。
[0111]第一半导体芯片至第四半导体芯片700-1、700-2、700-3及700-4中的每一个半导体芯片可包含半导体基板705-1、705-2、705-3或705-4以及穿透半导体基板705-1、705-2、705-3或705-4的贯穿电极720-1、720-2、720_3或720-4。另外，第二半导体芯片至第四半导体芯片700-2、700-3及700-4中的每一个半导体芯片可包含电连接至它的奇数贯穿电极的前侧凸块745-2、745-3或745-4，且第一半导体芯片至第三半导体芯片700-1、700-2及700-3中的每一个半导体芯片可包含电连接至它的偶数贯穿电极的背侧凸块731-1、731-2或731-3。在另一个实施例中，前侧凸块电连接至偶数贯穿电极，并且背侧凸块电连接至奇数贯穿电极。
[0112]贯穿电极720-1、720-2、720-3或720-4的第一端表面可连接至接触垫715-1、715-2,715-3或715-4。接触垫715_2、715_3或715-4可包含电连接至奇数贯穿电极的第一接触垫715a-2、715a-3或715a_4，以及电连接至偶数贯穿电极的第二接触垫715b_2、715b-3 或 715b-40 即，第一接触垫 715a_2、715a_3 或 715a_4 以及第二接触垫 715b_2、715b-3或715b-4可交替排列。接触垫715-1、715-2、715-3或715-4可设置在绝缘层710-1、710-2、710-3或710-4中。第一半导体芯片至第四半导体芯片700-1、700-2、700-3及700-4可由密封材料封装，例如，环氧树脂模制化合物(EMC)材料。
[0113]连接至贯穿电极720-2、720-3或720-4的每个前侧凸块745-2、745-3或745-4可包含堆叠在第一接触金属层740-2、740-3或740-4上的第一金属层735-2、735-3或735-4。每个背侧凸块731-1、731-2或731-3可包含堆叠在第二接触金属层730_1、730_2或730-3上的第二金属层725-1、725-2或725-3。
[0114]根据本实施例的半导体封装体可配置成具有的结构为，上部半导体芯片的背侧凸块设置在下部半导体芯片的前侧凸块之间的空间中。例如，第三半导体芯片700-3的贯穿电极720-3可交替地连接至第一接触垫715a-3及第二接触垫715b_3。第三半导体芯片700-3的前侧凸块745-3可设置在连接至第三半导体芯片700-3的奇数贯穿电极的第一接触垫715a-3上。在此实施例中，第三半导体芯片700-3的第二接触垫715b_3可连接至堆叠在第三半导体芯片700-3上的第二半导体芯片700-2的背侧凸块731-2。此外，第三半导体芯片700-3的奇数贯穿电极720-3可连接至第四半导体芯片700-4的前侧凸块745-4。
[0115]上述的至少一个半导体装置可应用于各种电子系统。
[0116]参见图18，按照实施例的半导体装置可应用于电子系统1710。电子系统1710可包含控制器1711、输入/输出单元1712及存储器1713。控制器1711、输入/输出单元1712及存储器1713可通过母线1715彼此耦合，其中母线1715提供数据移动时穿过的路径。
[0117]例如，控制器1711可包含至少一个微处理器、至少一个数字信号处理器、至少一个微控制器及能够执行与这些组件相同功能的逻辑装置中的任何一个。控制器1711及存储器1713可包含根据本发明的实施例的至少一个半导体装置。输入/输出单元1712可包含在小键盘、键盘、显示装置及触摸屏等中选择的至少一个。存储器1713是用于存储数据的装置。存储器1713可存储由控制器1711执行的数据和/或命令等。
[0118]存储器1713可包含如DRAM的易失性存储器装置和/或如闪存的易失性存储器装置。例如，闪存可安装至如移动终端或台式电脑的信息处理系统。闪存可构成固态硬盘(SSD)。在这种情况下，电子系统1710可将大量数据稳定地存储在闪存系统中。
[0119]电子系统1710可进一步包含界面1714，该界面配置成将数据传输至通信网络及从该通信网路接收数据。界面714可为有线型或无线型。例如，界面1714可包含天线或有线收发器或无线收发器。
[0120]电子系统1710可由如移动系统、个人电脑、工业计算机或执行各种功能的逻辑系统来实现。例如，移动系统可为个人数字助理(PDA)、便携式计算机、平板电脑、移动电话、智能手机、无线电话、笔记本电脑、存储卡、数字音乐系统及信息传输/接收系统中的任何一个。
[0121]在实施例中，电子系统1710为能够执行无线通信的设备，电子系统1710可用于如采用一个或多个CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA (增强式时分多址)、WCDAM (宽带码分多址)、CDMA2000、LTE (长期演进)及Wibro (无线宽带网络)的系统的通信系统中。
[0122]参见图19，可用存储卡1800的形式提供根据实施例的半导体装置。例如，存储卡1800可包含如非易失性存储器装置的存储器1810及存储控制器1820。存储器1810及存储控制器1820可存储数据及读取所存储的数据。
[0123]存储器1810可包含至少一个应用本发明的实施例的封装技术的非易失性存储器装置。存储控制器1820可控制存储器1810，使得响应来自主机1830的读取/写入请求而读出所存储的数据或存储数据。
[0124]出于说明目的，上文已公开本发明的实施例。本领域的技术人员应当了解到，在不脱离本公开的范围和精神的情况下，可以做出各种修改、添加或替换，本公开的专利保护范围由权利要求限定。
【主权项】
1.一种半导体封装，其包括: 第一半导体晶片，其包含: 第一基板，其具有彼此相对的第一表面及第二表面； 多个第一贯穿电极，其穿透该第一基板且彼此间隔开； 多个第一前侧凸块，其设置于该第一基板的该第一表面上，并且连接至该第一贯穿电极中的第一奇数贯穿电极；以及 多个第一背侧凸块，其设置于该第一基板的该第二表面上，并且连接至该第一贯穿电极中的第一偶数贯穿电极；以及第二半导体晶片，其包含: 第二基板，其具有彼此相对的第一表面及第二表面； 多个第二贯穿电极，其穿透该第二基板且彼此间隔开； 多个第二前侧凸块，其设置于该第二基板的该第一表面上，并且连接至该第二贯穿电极中的第二奇数贯穿电极；以及 多个第二背侧凸块，其设置于该第二基板的该第二表面上，并且连接至该第二贯穿电极中的第二偶数贯穿电极， 其中该第一半导体晶片与第二半导体晶片彼此结合以使得该第一基板的该第一表面面向该第二基板的该第二表面。2.如权利要求1所述的半导体封装，其中该第二背侧凸块电连接至该第二偶数贯穿电极；并且其中该第一前侧凸块电连接至该第一奇数贯穿电极。3.如权利要求1所述的半导体封装，其中每个第一前侧凸块包含依序堆叠于一个第一奇数贯穿电极上的第一金属层及第一接触金属层，并且其中每个第一背侧凸块包含依序堆叠于一个第一偶数贯穿电极上的第二金属层及第二接触金属层。4.如权利要求1所述的半导体封装，其中每个第二前侧凸块包含依序堆叠于一个第二奇数贯穿电极上的第三金属层和第三接触金属层，并且其中每个第二背侧凸块包含依序堆叠于一个第二偶数贯穿电极上的第四金属层及第四接触金属层。5.如权利要求1所述的半导体封装，其中该第一半导体晶片进一步包含: 第一绝缘层，其设置于该第一基板的该第一表面上；以及 多个导电接触垫，其设置于该第一绝缘层中且与该第一贯穿电极接触， 其中该第二半导体晶片进一步包含: 第二绝缘层，其设置于该第二基板的该第一表面上；以及 多个导电接触垫，其设置于该第二绝缘层中且与该第二贯穿电极接触， 其中该第一基板及该第二基板的该第一表面是与该第一基板及该第二基板界定的有源区相邻的该第一基板及该第二基板的前侧表面， 其中该第一基板及该第二基板的该第二表面是该第一基板及该第二基板的背侧表面， 其中该第一前侧凸块设置于该第一半导体晶片的该接触垫上，并且 其中该第二前侧凸块设置于该第二半导体晶片的该接触垫上。6.如权利要求5所述的半导体封装， 其中该第一半导体晶片的该接触垫包含连接至该第一奇数贯穿电极的第一接触垫，以及连接至该第一偶数贯穿电极的第二接触垫，并且 其中该第二半导体晶片的该接触垫包含电连接至该第二奇数贯穿电极的第三接触垫，以及电连接至该第二偶数贯穿电极的第四接触垫。7.如权利要求6所述的半导体封装，其中每个第一半导体晶片及第二半导体晶片进一步包含设置于每个第一接触垫、第二接触垫、第三接触垫及第四接触垫上的第一扩散障壁图案。8.一种半导体封装，其包括: 第一半导体晶片，其包含: 第一基板，其具有第一表面及第二表面， 多个第一贯穿电极，其穿透该第一基板且在该第一表面至该第二表面之间延伸，以及多个第一前侧凸块，其设置于该第一基板的该第一表面上且连接至该第一贯穿电极中的第一奇数贯穿电极；以及第二半导体晶片，其包含: 第二基板，其具有第一表面及第二表面， 多个第二贯穿电极，其穿透该第一基板且在该第一表面与该第二表面之间延伸，以及多个第二前侧凸块，其设置于该第二基板的该第一表面上且连接至该第二贯穿电极中的第二偶数贯穿电极， 其中该第一半导体晶片及该第二半导体晶片彼此结合以使得该第一基板的该第一表面面向该第二基板的该第一表面。9.如权利要求8所述的半导体封装， 其中每个第一前侧凸块包含依序堆叠于一个第一奇数贯穿电极上的第一金属层及第一接触金属层，并且 其中每个第二前侧凸块包含依序堆叠于一个第二偶数贯穿电极上的第二金属层及第二接触金属层。10.如权利要求8所述的半导体封装， 其中该第一半导体晶片进一步包含: 第一绝缘层，其设置于该第一基板的该第一表面上；以及 多个接触垫，其设置于该第一绝缘层中且耦合至该第一贯穿电极， 其中该第二半导体晶片进一步包含: 第二绝缘层，其设置于该第二基板的该第一表面上；以及 多个接触垫，其设置于该第二绝缘层中且耦合至该第二贯穿电极， 其中该第一基板及该第二基板的该第一表面是与该第一基板及该第二基板中界定的有源区相邻的该第一基板及该第二基板的前侧表面， 其中该第一基板及该第二基板的该第二表面是该第一基板及该第二基板的背侧表面， 其中该第一前侧凸块设置于该第一半导体晶片的该接触垫上，并且 其中该第二前侧凸块设置于该第二半导体晶片的该接触垫上。
【专利摘要】一种半导体装置，其包含：基板，其具有彼此相对的第一表面和第二表面；多个贯穿电极，其穿透该基板且自该第一表面延伸至该第二表面；前侧凸块，其设置于该第一表面上且连接至该多个贯穿电极中的奇数贯穿电极；以及背侧凸块，其设置于该第二表面上且连接至该多个贯穿电极中的偶数贯穿电极。本发明还提供相关的半导体封装、制造方法、电子系统及存储卡。
【IPC分类】H01L23/485, H01L23/522, H01L21/768, H01L23/535
【公开号】CN105489579
【申请号】CN201510386549
【发明人】崔亨硕
【申请人】爱思开海力士有限公司
【公开日】2016年4月13日
【申请日】2015年6月30日
【公告号】US9368481, US20160099229
最新回复(0)