半导体器件封装件、层叠封装件和计算装置的制造方法
半导体器件封装件、层叠封装件和计算装置的制造方法
【专利说明】半导体器件封装件、层叠封装件和计算装置
[0001]本申请要求于2014年10月06日提交的第10_2014_0134292号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用完全包含于此。
技术领域
[0002]发明构思涉及具有提供关于封装件的信息(诸如制造商和产品信息)的标记(例如，型号名称和/或编号)的半导体器件封装件。发明构思涉及至少一个芯片堆叠在另一个芯片或裸片上的诸如层叠封装件(PoP)的多芯片封装件。
【背景技术】
[0003]半导体芯片的表面通常刻有识别或其他另行区分半导体芯片的标记。通常，标记包括芯片或装载芯片的封装件的型号、制造商的徽标、生产日期和批次标识(lot ID)。然而，在诸如层叠封装件(PoP)的包括安装在基底上的芯片的某些类型的封装件中，模塑材料在将芯片模塑到基底的工艺期间在芯片的表面上散布或扩散。在这种情况下，标记可能被模塑材料遮掩。
【发明内容】
[0004]根据发明构思，提供了半导体器件封装件的实施例，该半导体器件封装件包括:印刷电路板(PCB)，具有上表面；芯片，接合到PCB，并且具有面对PCB的上表面的有效表面和背离PCB的上表面的背侧表面；第一接触件，在PCB的上表面处接合到PCB ;模具，在PCB的上表面处模塑到PCB，保护芯片的侧面并且暴露芯片的背侧表面，并且具有暴露接合到PCB的第一接触件的通路开口 ；至少一个第一标记，雕刻在模具的标记区域中，其中，标记区域位于芯片的背侧表面和通路开口之间。
[0005]根据发明构思，提供了层叠封装件(PoP)的实施例，该PoP包括底部半导体封装件、堆叠在底部半导体封装件上的顶部半导体封装件以及将顶部半导体封装件和底部半导体封装件电连接的电接触件，其中，该底部半导体封装件包括:印刷电路板(PCB)，具有上表面；芯片，接合到PCB，并且具有面对PCB的上表面的有效表面和背离PCB的上表面的背侧表面；模具，在PCB的上表面处模塑到PCB，保护芯片的侧面并暴露芯片的背侧表面，并且具有在其中延伸的通路开口 ；至少一个第一标记，雕刻在模具的位于芯片的背侧表面和通路开口之间的标记区域中，其中，顶部半导体封装件包括基底和安装到基底的芯片，其中，电接触件分别设置在通路开口中。
[0006]根据发明构思，提供了层叠封装件(PoP)的实施例，该半导体器件封装件包括底部半导体封装件、堆叠在底部半导体封装件上的顶部半导体封装件以及将底部半导体封装件的PCB和顶部半导体封装件电连接的电接触件，其中，该底部半导体封装件包括:印刷电路板(PCB)，具有上表面；裸片，设置在PCB的上表面上，并具有面对PCB的上表面的有效表面；导电凸起，设置在PCB的上表面上，并在裸片的有效表面处将PCB电连接到裸片；模塑层，在PCB的上表面处模塑到PCB并具有顶表面；通路开口，在模塑层的顶表面处；至少一个第一标记，在PoP的位于裸片的外周和通路开口之间的区域中的模塑层的顶表面的标记区域处提供关于PoP的信息，其中，顶部半导体封装件包括基底和安装到基底的芯片，其中，电接触件分别设置在通路开口中。
[0007]根据发明构思，还提供了计算系统的实施例，该计算系统包括板、安装到板的层叠封装件(POP)以及通过板连接到PoP的显示器，其中，该PoP包括底部半导体封装件、堆叠在底部半导体封装件上的顶部半导体封装件以及电连接底部半导体封装件和顶部半导体封装件的电接触件，其中，该底部半导体封装件包括具有上表面的印刷电路板(PCB)，接合到PCB并且具有面对PCB的上表面的有效表面和背离PCB的背侧表面的芯片，在PCB的上表面处模塑到PCB、保护芯片的侧面、暴露芯片的背侧表面并且具有在其中延伸的通路开口的模具，以及雕刻在模具的位于芯片的背侧表面和通路开口之间的标记区域中的至少一个第一标记，其中，顶部半导体封装件包括基底和安装到基底的芯片，电接触件分别设置在通路开口中。
【附图说明】
[0008]通过下面参照附图做出的对优选实施例的详细描述，发明构思的以上及其他特征和优点将变得更明显，其中:
[0009]图1至图9 一起示出根据发明构思的在其制造过程期间的半导体器件的层叠封装件(PoP)，其中，图1和图2均是构成封装件的中间产品的半导体器件的剖视图，图3同时示出半导体器件的芯片的示例的剖视图和平面图，图4和图5均是半导体器件的芯片的示例的平面图，图6是构成封装件的中间产品的半导体器件的剖视图，图7是PoP的半导体器件底部封装件的剖视图，图8和图9均是在其制造的各个后期阶段期间的PoP的剖视图；
[0010]图10是包括根据发明构思的半导体封装件的电子系统以及使用该电子系统的各种电子产品的概念图；以及
[0011]图11是根据发明构思的制造半导体封装件的方法的流程图。
【具体实施方式】
[0012]现在将在下文中参照附图更充分地描述发明构思，本发明的实施例在附图中示出。然而，本发明可以以许多不同的形式来实施，并且不应该被解释为局限于在此阐述的实施例。相反地，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将把本发明的范围充分地传达给本领域技术人员。在附图中，为了清晰起见，可以夸大层和区域的尺寸和相对尺寸。同样的附图标记始终指示同样的元件。
[0013]将理解的是，当元件被称为“连接”或“结合”到另一元件时，该元件可以以直接连接到或结合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任意和全部组合，并可以简写为“/”。
[0014]将理解的是，虽然这里可以使用术语第一、第二等描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用来将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，第一信号可以被称为第二信号，类似地，第二信号可以被称为第一信号。
[0015]在这里使用的术语仅出于描述具体实施例的目的，并非意图限制本发明。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。还将理解的是，当术语“包括”和/或其变型或者“包含”和/或其变型在本说明书中使用时，说明存在所述的特征、区域、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
[0016]除非另有定义，否则在这里使用的全部术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域和/或本申请的语境中的意思一致的意思，并且将不以理想化或过于形式化的含义来进行解释。
[0017]现在，将参照图1至图9详细描述根据发明构思的制造半导体封装件的方法。
[0018]首先，参照图1，将集成电路(1C) 120-1和120-2以及第一接触件110接合到或附着到印刷电路板(PCB) 100的顶表面(亦可称作“上表面”)。第一接触件110可以是焊球、焊料凸起或铜焊盘。1C 120-1和120-2可以是裸片或芯片。为了描述的目的，在下文中将1C 120-1和120-2称为芯片。芯片120-1和120-2中的每个可以包括微处理器、图形处理器、信号处理器、网络处理器、芯片组、音频编解码器、应用处理器(AP)和片上系统(SoC)中的至少一种。
[0019]利用倒装芯片技术通过凸起121-1将第一芯片120-1接合到或附着到PCB 100的顶表面。还利用倒装芯片技术通过凸起121-2将第二芯片120-2接合到或附着到PCB 100的顶表面。当芯片120-1和120-2以倒装芯片方式分别通过凸起121-1和121-2接合到PCB 100的顶表面时，芯片120-1和120-2的与凸起121-1或121-2接合的有效表面面对PCB 100的顶表面，芯片的背侧表面123与有效表面背对。
[0020]PCB 100可以包括通过一个或多个介电层彼此绝缘的多个金属层。金属层可以通过导电通路彼此连接。
[0021]参照图2，在PCB 100上形成模塑层(以下称为“模具”)130。模具130可以是环氧模塑料(EMC)，以保护芯片120-1和120-2免受外力和外部条件的影响。
[0022]模具130可以具有暴露模塑底部填充(eMUF)结构。模具130的eMUF结构是这样的部分:这部分完全包裹在芯片120-1和120-2的周围以覆盖芯片 120-1和120-2的所有侧面，并且仅暴露芯片120-1和120-2的背侧表面123。
[0023]从PCB 100到模具130的顶表面的距离可以与从PCB 100到芯片120-1和120-2的背侧表面123的距离基本相同。
[0024]参照图2和图3，在模具130中形成通路开口，通路开口可以在模具130的顶表面处敞开并且在顶表面中延伸，以暴露第一接触件110。可以使用激光(即，通过激光钻孔工艺)形成通路开口。激光可以是0)2激光或绿色激光，但是可以使用其他已知类型的激光进行激光钻孔工艺。
[0025]参照图3，模具130的顶表面包括标记区域，标记区域位于芯片120-1和120_2中的每个的外周和通路开口之间的区域中。在模具130的顶表面的标记区域MR上雕刻至少一个第一标记AB⑶EF和/或HIJKLMN。可以使用激光在标记区域MR上雕刻至少一个第一标记AB⑶EF和/或HIJKLMN。如图3中所示，标记区域MR可包括模具130的围绕芯片120-1的区域。例如，标记区域MR可包括在芯片120-1的相对侧上的各标记区域MR1和MR2。还可以在芯片120-2旁边的标记区域MR中雕刻第一标记AB⑶EFG和HIJKLMN。
[0026]可以同时形成至少一个第一标记AB⑶EFG和/或HIJKLMN与模具130中的通路开口。即，可以在制造工艺的同一阶段(即，激光蚀刻阶段)期间形成至少一个第一标记AB⑶EFG和/或HIJKLMN以及模具130中的通路开口。在这个阶段期间，使用激光钻入到模具130中来形成通路开口，S卩，通路开口是激光钻出的开口。另外，在这个阶段期间，在模具130的顶表面的标记区域MR1和/或MR2中雕刻(即，在模具130中激光蚀刻)至少一个第一标记AB⑶EFG和/或HIJKLMN。可以使用用于形成通路开口的同样的激光来形成至少一个第一标记ABCDEFG和/或HIJKLMN。
[0027]在任何情况下，标记区域MR1和/或MR2位于每个芯片120-1或120-2的背侧表面123与模具130中的暴露第一接触件110的通路开口之间。如上所述，可以与激光钻孔工艺同时或并行地雕刻标记。当模具130具有eMUF结构时，标记区域MR(例如，区域MR1和MR2)可以由eMUF结构的表面构成。例如，可以在芯片120-1或120-2的一侧上的eMUF结构的标记区域MR1中雕刻第一标记AB⑶EFG，并且可以在芯片120-1或120-2的相对侧上的eMUF结构的标记区域MR2中雕刻第一标记HIJKLMN。第一标记ABCDEFG和HIJKLMN中的每个可以包括关于芯片120-1或120-2的制造商和芯片120-1或120-2的产品信息(识别型号和/或特性)的信息。
[0028]在背侧表面123是四边形的情况下，识别标记MK1和MK2可以雕刻在芯片120_1和120-2中的每个的标记区域MR中，以沿背侧表面123的对角线布置。至少一个识别标记MK3和/或MK4还可以沿背侧表面123的另一条对角线雕刻在标记区域中，并且可以位于标记区域MR1或MR2的与识别标记MK1和/或MK2相对的一端上。识别标记MK1和MK2 (根据情况可以是MK3、MK4)被图像识别系统(PRS)所使用。识别标记可以在后续的制造工艺期间用于对齐芯片。可以使用墨水形成识别标记。可以同时或顺序地形成第一标记和识别
ο
[0029]在图4中所示的示例中，在背侧表面123的四个侧边附近的标记区域MR上分别雕刻第一标记AB⑶EFG、HIJKLMN、xxxx和yyyy。另外，在这个示例中，可以在标记区域MR上形成至少两个识别标记MK1、MK2 (和MK3、MK4)。沿背侧表面123的对角线形成识别标记中的至少两个(例如，两个识别标记MK1和MK2或两个识别标记MK3和MK4)。
[0030]在图5中所示的示例中，在背侧表面123的四个侧边中的两个相交的侧边附近的标记区域MR上形成第一标记AB⑶EFG和HIJKLMN。
[0031]在芯片120-1和120-2中的每个的背侧表面123是多边形并且具体地说是四边形的上述示例中，可以认识到，在模具的顶表面的位于背侧表面123的侧边中的至少一个侧边中的每个侧边附近的标记区域MR中，可以形成各自的第一标记。图3和图5示出在与背侧表面123的侧边中的仅两个侧边相邻的标记区域中分别形成第一标记的示例，图4示出在与背侧表面123的全部(四个)侧边相邻的标记区域中分别形成四个第一标记的示例。然而，在另一个示例中，在与背侧表面123的四个侧边中的仅一个侧边相邻的标记区域中形成第一标记，在又一个示例中，在与背侧表面123的侧边中的仅三个侧边中的每个侧边相邻的标记区域中形成各自的第一标记。在形成多于一个第一标记的示例中，第一标记将通常传达互不相同的产品信息。
[0032]当在背侧表面的两个相对的侧边附近的标记区域中雕刻两个第一标记时，标记可以拼出沿同一方向或相反方向读取的词语或其他信息。另外，可以在各芯片120-1和120-2的背侧表面123上书写或在其中雕刻第二标记。第二标记的功能可以与第一标记的功能相似。
[0033]现在参照图6，将第二接触件140接合到PCB 100的底表面。第二接触件140可以是焊球或凸起。参照图6和图7，锯开或切割PCB 100以产生半导体底部封装件BP，图7中示出半导体底部封装件BP之一。每个半导体底部封装件BP可以具有eMUF结构。在测试工艺中，对底部封装件BP的芯片120-1进行测试。
[0034]参照图8，与半导体底部封装件BP的经由通路开口暴露的第一接触件110接触式地设置半导体封装件153的接触件155 (例如，焊球)。例如，半导体封装件153堆叠在底部封装件BP上且使接触件155分别插入到通路开口。半导体封装件153还包括裸片(即，1C和基底150)以及连接到裸片(的1C)的无源元件。无源元件可以包括电阻器、电感器和/或电容器。此外，半导体封装件153可以是随机存取存储器(RAM)、动态RAM (DRAM)、包括控制器的NAND闪存、N0R闪存、静态RAM (SRAM)、铁电RAM (FRAM)、相变RAM (PRAM)、磁阻RAM(MRAM)、自旋转移力矩 RAM(STT-RAM)或者电阻 RAM(RRAM)。
[0035]参照图9，利用红外(IR)回流工艺或其他回流或接合工艺将半导体底部封装件BP的第一接触件110分别物理地且电地连接到半导体封装件153的接触件155。在任何情况下，在模具130中形成接触件161 (例如，将底部封装件BP电连接到封装件153的通路)。
[0036]S卩，作为结果，形成根据发明构思的PoP封装件200。
[0037]图10是包括根据发明构思的半导体封装件的计算系统300及其一些应用的示意图。计算系统300包括附着到母板或系统板350的PoP 200以及显示器310。计算系统300还可以包括相机320。
[0038]计算系统300可以是诸如智能电话300A的蜂窝电话、平板电脑(个人计算机)、移动互联网设备(MID)、诸如智能手表300B或一副智能眼镜300C的可穿戴设备、膝上型计算机或者物联网(1T)设备或万物联网(ΙοΕ)设备300D。计算系统300还可以是台式计算机、工作站计算机或服务器。
[0039]PoP 200的芯片120-1的显示控制器(未示出)可以利用显示器串行接口(DSI) 301将显示数据发送至显示器310。相机320可以利用相机串行接口(CSI)303将图像数据发送到PoP 200的芯片120-1中的相机接口(未示出)。相机320可以包括互补金属氧化物半导体(CMOS)图像传感器。
[0040]图11是根据发明构思的制造半导体封装件的方法的实施例的流程图。参照图1和图11，在操作S110中，将芯片120-1接合到PCB 100的顶表面。参照图2和图11，在操作S112中，将模具130模塑到芯片120-1和PCB 100以覆盖芯片120-1的侧面但暴露芯片120-1的背侧表面123。
[0041]参照图3和图11，在操作S114中，在模具130中形成通路开口以暴露第一接触件110，并且执行标记工艺。标记工艺包括在模具130的顶表面的标记区域MR中雕刻至少一个第一标记。另外，标记工艺可以包括在标记区域MR中雕刻至少一对识别标记MK1和MK2和/或MK3和MK4。
[0042]可以使用所述至少一对识别标记MK1和MK2或者MK3和MK4将半导体底部封装件BP与半导体封装件153 (例如，顶部封装件)对齐。具体地说，PRS能够利用所述至少一对识别标记MK1和MK2和/或MK3和MK4将半导体封装件153精确对齐地堆叠在单元半导体封装件BP上。
[0 043]参照图6和图11，在操作S 116中，将接触件(例如，焊球)140接合到PCB 110的底表面(或形成在PCB 110的底表面上)，并在操作S118中，切割PCB 110以产生半导体底部封装件BP。在操作S 120中，测试半导体底部封装件BP的芯片120-1。参照图8、图9和图11，在操作S122中，将半导体封装件153堆叠在半导体底部封装件BP上，并且形成接触件(例如，堆叠通路161)，从而完成PoP 200。
[0044]如上所述，根据发明构思的实施例，可以在PoP中的模具的表面中(例如，在芯片的背侧表面与堆叠通路之间的eMUF结构中)雕刻提供产品信息的标记，使得标记高度可见。
[0045]虽然已经参照发明构思的示例性实施例详细描述了发明构思，但是本领域普通技术人员将理解的是，在不脱离由权利要求限定的发明构思的精神和范围的情况下，可以对这些实施例做出形式和细节上的各种改变。
【主权项】
1.一种半导体器件封装件，所述半导体器件封装件包括: 印刷电路板，具有上表面； 芯片，接合到印刷电路板，芯片具有面对印刷电路板的上表面的有效表面和背离印刷电路板的上表面的背侧表面； 第一接触件，在印刷电路板的上表面处接合到印刷电路板； 模具，在印刷电路板的上表面处模塑到印刷电路板，保护芯片的侧面并暴露芯片的背侧表面，模具具有在模具中延伸的通路开口，通路开口暴露接合到印刷电路板的第一接触件；以及 至少一个第一标记，雕刻在模具的标记区域中，其中，标记区域位于芯片的背侧表面和通路开口之间。2.如权利要求1所述的半导体器件封装件，其中，模具具有覆盖芯片的全部侧面并且暴露芯片的背侧表面的暴露模塑底部填充结构。3.如权利要求1所述的半导体器件封装件，其中，从印刷电路板的上表面到模具的顶表面的距离与从印刷电路板的上表面到芯片的背侧表面的距离相同。4.如权利要求1所述的半导体器件封装件，其中，所述至少一个第一标记被激光蚀刻在标记区域中，通路开口是激光钻出的开口。5.如权利要求1所述的半导体器件封装件，其中，背侧表面具有四边形的形状，并且还包括沿着与背侧表面的对角线重合的轴位于标记区域中的识别标记。6.如权利要求5所述的半导体器件封装件，其中，所述至少一个第一标记和识别标记被激光蚀刻在标记区域中，通路开口是激光钻出的开口。7.如权利要求1所述的半导体器件封装件，其中，芯片的背侧表面是多边形的，模具的标记区域被置于多边形的背侧表面的至少一个侧边和通路开口之间。8.如权利要求7所述的半导体器件封装件，其中，所述至少一个第一标记包括雕刻在与多边形的背侧表面的两个侧边分别相邻的标记区域中的两个第一标记。9.如权利要求1所述的半导体器件封装件，所述半导体器件封装件还包括位于芯片的背侧表面上的第二标记。10.一种层叠封装件，所述层叠封装件包括: 底部半导体封装件，包括 印刷电路板，具有上表面， 芯片，接合到印刷电路板，芯片具有面对印刷电路板的上表面的有效表面和背离印刷电路板的上表面的背侧表面， 模具，在印刷电路板的上表面处模塑到印刷电路板，保护芯片的侧面并暴露芯片的背侧表面，模具具有在模具中延伸的通路开口，以及 至少一个第一标记，雕刻在模具的标记区域中，其中，标记区域位于芯片的背侧表面和通路开口之间； 顶部半导体封装件，堆叠在底部半导体封装件上，并且包括基底和安装到基底的芯片；以及 电接触件，分别设置在通路开口中，并且将底部半导体封装件和顶部半导体封装件电连接。11.如权利要求10所述的层叠封装件，其中，底部半导体封装件的芯片包括应用处理器和片上系统中的一种，顶部半导体封装件包括动态随机存取存储器、包括控制器的NAND闪存、NOR闪存、静态随机存取存储器、铁电随机存取存储器、相变随机存取存储器和磁阻随机存取存储器中的一种。12.如权利要求10所述的层叠封装件，其中，模具具有覆盖底部半导体封装件的芯片的全部侧面并且暴露底部半导体封装件的芯片的背侧表面的暴露模塑底部填充结构。13.如权利要求10所述的层叠封装件，其中，从印刷电路板的上表面到底部半导体封装件的模具的顶表面的距离与从印刷电路板的上表面到底部半导体封装件的芯片的背侧表面的距离相同。14.一种层叠封装件，所述层叠封装件包括: 底部半导体封装件，包括 印刷电路板，具有上表面， 裸片，设置在印刷电路板的上表面上，裸片具有面对印刷电路板的上表面的有效表面， 导电凸起，设置在印刷电路板的上表面上，并且在裸片的有效表面处将印刷电路板电连接到裸片，以及 模塑层，在印刷电路板的上表面处模塑到印刷电路板，模塑层具有顶表面和通路开口，通路开口在顶表面处敞开并且在顶表面中延伸，模塑层的顶表面包括标记区域，标记区域位于层叠封装件的在裸片的外周和通路开口之间的区域中，模塑层的顶表面的标记区域展现包含关于层叠封装件的信息的至少一个第一标记； 顶部半导体封装件，堆叠在底部半导体封装件上，并且包括基底和安装到基底的芯片；以及 电接触件，分别设置在通路开口中，并且将底部半导体封装件的印刷电路板和顶部半导体封装件电连接。15.如权利要求14所述的层叠封装件，其中，底部半导体封装件包括第一芯片，第一芯片包括裸片，第一芯片具有背离印刷电路板的上表面的背侧表面，模塑层具有覆盖第一芯片的全部侧面并且暴露第一芯片的背侧表面的暴露模塑底部填充结构。16.如权利要求14所述的层叠封装件，其中，从印刷电路板的上表面到模塑层的顶表面的距离与从印刷电路板的上表面到第一芯片的背侧表面的距离相同。17.如权利要求14所述的层叠封装件，其中，电接触件在底部半导体封装件的印刷电路板和顶部半导体封装件的基底之间延伸。18.如权利要求15所述的层叠封装件，其中，所述至少一个标记雕刻在标记区域中，并且提供关于第一芯片的制造商的信息和/或识别第一芯片的型号或特性的信息。19.一种计算系统，所述计算系统包括板、安装到板的层叠封装件以及通过板连接到层叠封装件的显示器， 其中，层叠封装件包括: 底部半导体封装件，包括: 印刷电路板，具有上表面， 芯片，接合到印刷电路板，芯片具有面对印刷电路板的上表面的有效表面和背离印刷电路板的背侧表面， 模具，在印刷电路板的上表面处模塑到印刷电路板，保护芯片的侧面并暴露芯片的背侧表面，模具具有在模具中延伸的通路开口，以及 至少一个第一标记，雕刻在位于芯片的背侧表面和通路开口之间的模具的标记区域中； 顶部半导体封装件，堆叠在底部半导体封装件上，并且包括基底和安装到基底的芯片；以及 电接触件，分别设置在通路开口中，并且将底部半导体封装件和顶部半导体封装件电连接。20.如权利要求19所述的计算系统，其中，层叠封装件的底部半导体封装件的模具具有暴露底部半导体封装件的芯片的背侧表面的暴露模塑底部填充结构。21.如权利要求19所述的计算系统，其中，从印刷电路板的上表面到层叠封装件的底部半导体封装件的模具的顶表面的距离与从印刷电路板的上表面到底部半导体封装件的芯片的背侧表面的距离相同。22.如权利要求19所述的计算系统，其中，层叠封装件的所述至少一个第一标记被激光蚀刻在底部半导体封装件的模具的标记区域中，通路开口是激光钻出的开口。23.如权利要求19所述的计算系统，其中，层叠封装件的底部半导体封装件的芯片的背侧表面具有四边形的形状，并且还包括沿着与底部半导体封装件的芯片的背侧表面的对角线重合的轴位于标记区域中的识别标记。24.如权利要求23所述的封装件，其中，所述至少一个第一标记和识别标记被激光蚀刻在标记区域中，通路开口是激光钻出的开口。25.如权利要求19所述的计算系统，其中，层叠封装件的芯片包括应用处理器和片上系统中的一种，层叠封装件的顶部半导体封装件包括动态随机存取存储器、包括控制器的NAND闪存、NOR闪存、静态随机存取存储器、铁电随机存取存储器、相变随机存取存储器和磁阻随机存取存储器中的一种。
【专利摘要】提供了半导体器件封装件、层叠封装件和包括该层叠封装件的计算装置。所述半导体器件封装件包括印刷电路板(PCB)、接合到PCB的芯片、保护芯片并且暴露芯片的背侧表面的模具、在模具中延伸以暴露接合到PCB的第一接触件的通路开口以及雕刻在模具的位于芯片的背侧表面和通路开口之间的标记区域中的至少一个第一标记。模具具有覆盖芯片的侧面同时暴露芯片的背侧表面的暴露模塑底部填充(eMUF)结构。PoP封装件包括堆叠在半导体封装件上并与其电连接的顶部封装件。
【IPC分类】H01L25/065, H01L23/544
【公开号】CN105489592
【申请号】CN201510646339
【发明人】权兴奎, 李海求, 赵炳演
【申请人】三星电子株式会社
【公开日】2016年4月13日
【申请日】2015年10月8日
【公告号】US20160099205
【专利说明】半导体器件封装件、层叠封装件和计算装置
[0001]本申请要求于2014年10月06日提交的第10_2014_0134292号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用完全包含于此。
技术领域
[0002]发明构思涉及具有提供关于封装件的信息(诸如制造商和产品信息)的标记(例如，型号名称和/或编号)的半导体器件封装件。发明构思涉及至少一个芯片堆叠在另一个芯片或裸片上的诸如层叠封装件(PoP)的多芯片封装件。
【背景技术】
[0003]半导体芯片的表面通常刻有识别或其他另行区分半导体芯片的标记。通常，标记包括芯片或装载芯片的封装件的型号、制造商的徽标、生产日期和批次标识(lot ID)。然而，在诸如层叠封装件(PoP)的包括安装在基底上的芯片的某些类型的封装件中，模塑材料在将芯片模塑到基底的工艺期间在芯片的表面上散布或扩散。在这种情况下，标记可能被模塑材料遮掩。
【发明内容】
[0004]根据发明构思，提供了半导体器件封装件的实施例，该半导体器件封装件包括:印刷电路板(PCB)，具有上表面；芯片，接合到PCB，并且具有面对PCB的上表面的有效表面和背离PCB的上表面的背侧表面；第一接触件，在PCB的上表面处接合到PCB ;模具，在PCB的上表面处模塑到PCB，保护芯片的侧面并且暴露芯片的背侧表面，并且具有暴露接合到PCB的第一接触件的通路开口 ；至少一个第一标记，雕刻在模具的标记区域中，其中，标记区域位于芯片的背侧表面和通路开口之间。
[0005]根据发明构思，提供了层叠封装件(PoP)的实施例，该PoP包括底部半导体封装件、堆叠在底部半导体封装件上的顶部半导体封装件以及将顶部半导体封装件和底部半导体封装件电连接的电接触件，其中，该底部半导体封装件包括:印刷电路板(PCB)，具有上表面；芯片，接合到PCB，并且具有面对PCB的上表面的有效表面和背离PCB的上表面的背侧表面；模具，在PCB的上表面处模塑到PCB，保护芯片的侧面并暴露芯片的背侧表面，并且具有在其中延伸的通路开口 ；至少一个第一标记，雕刻在模具的位于芯片的背侧表面和通路开口之间的标记区域中，其中，顶部半导体封装件包括基底和安装到基底的芯片，其中，电接触件分别设置在通路开口中。
[0006]根据发明构思，提供了层叠封装件(PoP)的实施例，该半导体器件封装件包括底部半导体封装件、堆叠在底部半导体封装件上的顶部半导体封装件以及将底部半导体封装件的PCB和顶部半导体封装件电连接的电接触件，其中，该底部半导体封装件包括:印刷电路板(PCB)，具有上表面；裸片，设置在PCB的上表面上，并具有面对PCB的上表面的有效表面；导电凸起，设置在PCB的上表面上，并在裸片的有效表面处将PCB电连接到裸片；模塑层，在PCB的上表面处模塑到PCB并具有顶表面；通路开口，在模塑层的顶表面处；至少一个第一标记，在PoP的位于裸片的外周和通路开口之间的区域中的模塑层的顶表面的标记区域处提供关于PoP的信息，其中，顶部半导体封装件包括基底和安装到基底的芯片，其中，电接触件分别设置在通路开口中。
[0007]根据发明构思，还提供了计算系统的实施例，该计算系统包括板、安装到板的层叠封装件(POP)以及通过板连接到PoP的显示器，其中，该PoP包括底部半导体封装件、堆叠在底部半导体封装件上的顶部半导体封装件以及电连接底部半导体封装件和顶部半导体封装件的电接触件，其中，该底部半导体封装件包括具有上表面的印刷电路板(PCB)，接合到PCB并且具有面对PCB的上表面的有效表面和背离PCB的背侧表面的芯片，在PCB的上表面处模塑到PCB、保护芯片的侧面、暴露芯片的背侧表面并且具有在其中延伸的通路开口的模具，以及雕刻在模具的位于芯片的背侧表面和通路开口之间的标记区域中的至少一个第一标记，其中，顶部半导体封装件包括基底和安装到基底的芯片，电接触件分别设置在通路开口中。
【附图说明】
[0008]通过下面参照附图做出的对优选实施例的详细描述，发明构思的以上及其他特征和优点将变得更明显，其中:
[0009]图1至图9 一起示出根据发明构思的在其制造过程期间的半导体器件的层叠封装件(PoP)，其中，图1和图2均是构成封装件的中间产品的半导体器件的剖视图，图3同时示出半导体器件的芯片的示例的剖视图和平面图，图4和图5均是半导体器件的芯片的示例的平面图，图6是构成封装件的中间产品的半导体器件的剖视图，图7是PoP的半导体器件底部封装件的剖视图，图8和图9均是在其制造的各个后期阶段期间的PoP的剖视图；
[0010]图10是包括根据发明构思的半导体封装件的电子系统以及使用该电子系统的各种电子产品的概念图；以及
[0011]图11是根据发明构思的制造半导体封装件的方法的流程图。
【具体实施方式】
[0012]现在将在下文中参照附图更充分地描述发明构思，本发明的实施例在附图中示出。然而，本发明可以以许多不同的形式来实施，并且不应该被解释为局限于在此阐述的实施例。相反地，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将把本发明的范围充分地传达给本领域技术人员。在附图中，为了清晰起见，可以夸大层和区域的尺寸和相对尺寸。同样的附图标记始终指示同样的元件。
[0013]将理解的是，当元件被称为“连接”或“结合”到另一元件时，该元件可以以直接连接到或结合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任意和全部组合，并可以简写为“/”。
[0014]将理解的是，虽然这里可以使用术语第一、第二等描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用来将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，第一信号可以被称为第二信号，类似地，第二信号可以被称为第一信号。
[0015]在这里使用的术语仅出于描述具体实施例的目的，并非意图限制本发明。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。还将理解的是，当术语“包括”和/或其变型或者“包含”和/或其变型在本说明书中使用时，说明存在所述的特征、区域、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
[0016]除非另有定义，否则在这里使用的全部术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域和/或本申请的语境中的意思一致的意思，并且将不以理想化或过于形式化的含义来进行解释。
[0017]现在，将参照图1至图9详细描述根据发明构思的制造半导体封装件的方法。
[0018]首先，参照图1，将集成电路(1C) 120-1和120-2以及第一接触件110接合到或附着到印刷电路板(PCB) 100的顶表面(亦可称作“上表面”)。第一接触件110可以是焊球、焊料凸起或铜焊盘。1C 120-1和120-2可以是裸片或芯片。为了描述的目的，在下文中将1C 120-1和120-2称为芯片。芯片120-1和120-2中的每个可以包括微处理器、图形处理器、信号处理器、网络处理器、芯片组、音频编解码器、应用处理器(AP)和片上系统(SoC)中的至少一种。
[0019]利用倒装芯片技术通过凸起121-1将第一芯片120-1接合到或附着到PCB 100的顶表面。还利用倒装芯片技术通过凸起121-2将第二芯片120-2接合到或附着到PCB 100的顶表面。当芯片120-1和120-2以倒装芯片方式分别通过凸起121-1和121-2接合到PCB 100的顶表面时，芯片120-1和120-2的与凸起121-1或121-2接合的有效表面面对PCB 100的顶表面，芯片的背侧表面123与有效表面背对。
[0020]PCB 100可以包括通过一个或多个介电层彼此绝缘的多个金属层。金属层可以通过导电通路彼此连接。
[0021]参照图2，在PCB 100上形成模塑层(以下称为“模具”)130。模具130可以是环氧模塑料(EMC)，以保护芯片120-1和120-2免受外力和外部条件的影响。
[0022]模具130可以具有暴露模塑底部填充(eMUF)结构。模具130的eMUF结构是这样的部分:这部分完全包裹在芯片120-1和120-2的周围以覆盖芯片 120-1和120-2的所有侧面，并且仅暴露芯片120-1和120-2的背侧表面123。
[0023]从PCB 100到模具130的顶表面的距离可以与从PCB 100到芯片120-1和120-2的背侧表面123的距离基本相同。
[0024]参照图2和图3，在模具130中形成通路开口，通路开口可以在模具130的顶表面处敞开并且在顶表面中延伸，以暴露第一接触件110。可以使用激光(即，通过激光钻孔工艺)形成通路开口。激光可以是0)2激光或绿色激光，但是可以使用其他已知类型的激光进行激光钻孔工艺。
[0025]参照图3，模具130的顶表面包括标记区域，标记区域位于芯片120-1和120_2中的每个的外周和通路开口之间的区域中。在模具130的顶表面的标记区域MR上雕刻至少一个第一标记AB⑶EF和/或HIJKLMN。可以使用激光在标记区域MR上雕刻至少一个第一标记AB⑶EF和/或HIJKLMN。如图3中所示，标记区域MR可包括模具130的围绕芯片120-1的区域。例如，标记区域MR可包括在芯片120-1的相对侧上的各标记区域MR1和MR2。还可以在芯片120-2旁边的标记区域MR中雕刻第一标记AB⑶EFG和HIJKLMN。
[0026]可以同时形成至少一个第一标记AB⑶EFG和/或HIJKLMN与模具130中的通路开口。即，可以在制造工艺的同一阶段(即，激光蚀刻阶段)期间形成至少一个第一标记AB⑶EFG和/或HIJKLMN以及模具130中的通路开口。在这个阶段期间，使用激光钻入到模具130中来形成通路开口，S卩，通路开口是激光钻出的开口。另外，在这个阶段期间，在模具130的顶表面的标记区域MR1和/或MR2中雕刻(即，在模具130中激光蚀刻)至少一个第一标记AB⑶EFG和/或HIJKLMN。可以使用用于形成通路开口的同样的激光来形成至少一个第一标记ABCDEFG和/或HIJKLMN。
[0027]在任何情况下，标记区域MR1和/或MR2位于每个芯片120-1或120-2的背侧表面123与模具130中的暴露第一接触件110的通路开口之间。如上所述，可以与激光钻孔工艺同时或并行地雕刻标记。当模具130具有eMUF结构时，标记区域MR(例如，区域MR1和MR2)可以由eMUF结构的表面构成。例如，可以在芯片120-1或120-2的一侧上的eMUF结构的标记区域MR1中雕刻第一标记AB⑶EFG，并且可以在芯片120-1或120-2的相对侧上的eMUF结构的标记区域MR2中雕刻第一标记HIJKLMN。第一标记ABCDEFG和HIJKLMN中的每个可以包括关于芯片120-1或120-2的制造商和芯片120-1或120-2的产品信息(识别型号和/或特性)的信息。
[0028]在背侧表面123是四边形的情况下，识别标记MK1和MK2可以雕刻在芯片120_1和120-2中的每个的标记区域MR中，以沿背侧表面123的对角线布置。至少一个识别标记MK3和/或MK4还可以沿背侧表面123的另一条对角线雕刻在标记区域中，并且可以位于标记区域MR1或MR2的与识别标记MK1和/或MK2相对的一端上。识别标记MK1和MK2 (根据情况可以是MK3、MK4)被图像识别系统(PRS)所使用。识别标记可以在后续的制造工艺期间用于对齐芯片。可以使用墨水形成识别标记。可以同时或顺序地形成第一标记和识别
ο
[0029]在图4中所示的示例中，在背侧表面123的四个侧边附近的标记区域MR上分别雕刻第一标记AB⑶EFG、HIJKLMN、xxxx和yyyy。另外，在这个示例中，可以在标记区域MR上形成至少两个识别标记MK1、MK2 (和MK3、MK4)。沿背侧表面123的对角线形成识别标记中的至少两个(例如，两个识别标记MK1和MK2或两个识别标记MK3和MK4)。
[0030]在图5中所示的示例中，在背侧表面123的四个侧边中的两个相交的侧边附近的标记区域MR上形成第一标记AB⑶EFG和HIJKLMN。
[0031]在芯片120-1和120-2中的每个的背侧表面123是多边形并且具体地说是四边形的上述示例中，可以认识到，在模具的顶表面的位于背侧表面123的侧边中的至少一个侧边中的每个侧边附近的标记区域MR中，可以形成各自的第一标记。图3和图5示出在与背侧表面123的侧边中的仅两个侧边相邻的标记区域中分别形成第一标记的示例，图4示出在与背侧表面123的全部(四个)侧边相邻的标记区域中分别形成四个第一标记的示例。然而，在另一个示例中，在与背侧表面123的四个侧边中的仅一个侧边相邻的标记区域中形成第一标记，在又一个示例中，在与背侧表面123的侧边中的仅三个侧边中的每个侧边相邻的标记区域中形成各自的第一标记。在形成多于一个第一标记的示例中，第一标记将通常传达互不相同的产品信息。
[0032]当在背侧表面的两个相对的侧边附近的标记区域中雕刻两个第一标记时，标记可以拼出沿同一方向或相反方向读取的词语或其他信息。另外，可以在各芯片120-1和120-2的背侧表面123上书写或在其中雕刻第二标记。第二标记的功能可以与第一标记的功能相似。
[0033]现在参照图6，将第二接触件140接合到PCB 100的底表面。第二接触件140可以是焊球或凸起。参照图6和图7，锯开或切割PCB 100以产生半导体底部封装件BP，图7中示出半导体底部封装件BP之一。每个半导体底部封装件BP可以具有eMUF结构。在测试工艺中，对底部封装件BP的芯片120-1进行测试。
[0034]参照图8，与半导体底部封装件BP的经由通路开口暴露的第一接触件110接触式地设置半导体封装件153的接触件155 (例如，焊球)。例如，半导体封装件153堆叠在底部封装件BP上且使接触件155分别插入到通路开口。半导体封装件153还包括裸片(即，1C和基底150)以及连接到裸片(的1C)的无源元件。无源元件可以包括电阻器、电感器和/或电容器。此外，半导体封装件153可以是随机存取存储器(RAM)、动态RAM (DRAM)、包括控制器的NAND闪存、N0R闪存、静态RAM (SRAM)、铁电RAM (FRAM)、相变RAM (PRAM)、磁阻RAM(MRAM)、自旋转移力矩 RAM(STT-RAM)或者电阻 RAM(RRAM)。
[0035]参照图9，利用红外(IR)回流工艺或其他回流或接合工艺将半导体底部封装件BP的第一接触件110分别物理地且电地连接到半导体封装件153的接触件155。在任何情况下，在模具130中形成接触件161 (例如，将底部封装件BP电连接到封装件153的通路)。
[0036]S卩，作为结果，形成根据发明构思的PoP封装件200。
[0037]图10是包括根据发明构思的半导体封装件的计算系统300及其一些应用的示意图。计算系统300包括附着到母板或系统板350的PoP 200以及显示器310。计算系统300还可以包括相机320。
[0038]计算系统300可以是诸如智能电话300A的蜂窝电话、平板电脑(个人计算机)、移动互联网设备(MID)、诸如智能手表300B或一副智能眼镜300C的可穿戴设备、膝上型计算机或者物联网(1T)设备或万物联网(ΙοΕ)设备300D。计算系统300还可以是台式计算机、工作站计算机或服务器。
[0039]PoP 200的芯片120-1的显示控制器(未示出)可以利用显示器串行接口(DSI) 301将显示数据发送至显示器310。相机320可以利用相机串行接口(CSI)303将图像数据发送到PoP 200的芯片120-1中的相机接口(未示出)。相机320可以包括互补金属氧化物半导体(CMOS)图像传感器。
[0040]图11是根据发明构思的制造半导体封装件的方法的实施例的流程图。参照图1和图11，在操作S110中，将芯片120-1接合到PCB 100的顶表面。参照图2和图11，在操作S112中，将模具130模塑到芯片120-1和PCB 100以覆盖芯片120-1的侧面但暴露芯片120-1的背侧表面123。
[0041]参照图3和图11，在操作S114中，在模具130中形成通路开口以暴露第一接触件110，并且执行标记工艺。标记工艺包括在模具130的顶表面的标记区域MR中雕刻至少一个第一标记。另外，标记工艺可以包括在标记区域MR中雕刻至少一对识别标记MK1和MK2和/或MK3和MK4。
[0042]可以使用所述至少一对识别标记MK1和MK2或者MK3和MK4将半导体底部封装件BP与半导体封装件153 (例如，顶部封装件)对齐。具体地说，PRS能够利用所述至少一对识别标记MK1和MK2和/或MK3和MK4将半导体封装件153精确对齐地堆叠在单元半导体封装件BP上。
[0 043]参照图6和图11，在操作S 116中，将接触件(例如，焊球)140接合到PCB 110的底表面(或形成在PCB 110的底表面上)，并在操作S118中，切割PCB 110以产生半导体底部封装件BP。在操作S 120中，测试半导体底部封装件BP的芯片120-1。参照图8、图9和图11，在操作S122中，将半导体封装件153堆叠在半导体底部封装件BP上，并且形成接触件(例如，堆叠通路161)，从而完成PoP 200。
[0044]如上所述，根据发明构思的实施例，可以在PoP中的模具的表面中(例如，在芯片的背侧表面与堆叠通路之间的eMUF结构中)雕刻提供产品信息的标记，使得标记高度可见。
[0045]虽然已经参照发明构思的示例性实施例详细描述了发明构思，但是本领域普通技术人员将理解的是，在不脱离由权利要求限定的发明构思的精神和范围的情况下，可以对这些实施例做出形式和细节上的各种改变。
【主权项】
1.一种半导体器件封装件，所述半导体器件封装件包括: 印刷电路板，具有上表面； 芯片，接合到印刷电路板，芯片具有面对印刷电路板的上表面的有效表面和背离印刷电路板的上表面的背侧表面； 第一接触件，在印刷电路板的上表面处接合到印刷电路板； 模具，在印刷电路板的上表面处模塑到印刷电路板，保护芯片的侧面并暴露芯片的背侧表面，模具具有在模具中延伸的通路开口，通路开口暴露接合到印刷电路板的第一接触件；以及 至少一个第一标记，雕刻在模具的标记区域中，其中，标记区域位于芯片的背侧表面和通路开口之间。2.如权利要求1所述的半导体器件封装件，其中，模具具有覆盖芯片的全部侧面并且暴露芯片的背侧表面的暴露模塑底部填充结构。3.如权利要求1所述的半导体器件封装件，其中，从印刷电路板的上表面到模具的顶表面的距离与从印刷电路板的上表面到芯片的背侧表面的距离相同。4.如权利要求1所述的半导体器件封装件，其中，所述至少一个第一标记被激光蚀刻在标记区域中，通路开口是激光钻出的开口。5.如权利要求1所述的半导体器件封装件，其中，背侧表面具有四边形的形状，并且还包括沿着与背侧表面的对角线重合的轴位于标记区域中的识别标记。6.如权利要求5所述的半导体器件封装件，其中，所述至少一个第一标记和识别标记被激光蚀刻在标记区域中，通路开口是激光钻出的开口。7.如权利要求1所述的半导体器件封装件，其中，芯片的背侧表面是多边形的，模具的标记区域被置于多边形的背侧表面的至少一个侧边和通路开口之间。8.如权利要求7所述的半导体器件封装件，其中，所述至少一个第一标记包括雕刻在与多边形的背侧表面的两个侧边分别相邻的标记区域中的两个第一标记。9.如权利要求1所述的半导体器件封装件，所述半导体器件封装件还包括位于芯片的背侧表面上的第二标记。10.一种层叠封装件，所述层叠封装件包括: 底部半导体封装件，包括 印刷电路板，具有上表面， 芯片，接合到印刷电路板，芯片具有面对印刷电路板的上表面的有效表面和背离印刷电路板的上表面的背侧表面， 模具，在印刷电路板的上表面处模塑到印刷电路板，保护芯片的侧面并暴露芯片的背侧表面，模具具有在模具中延伸的通路开口，以及 至少一个第一标记，雕刻在模具的标记区域中，其中，标记区域位于芯片的背侧表面和通路开口之间； 顶部半导体封装件，堆叠在底部半导体封装件上，并且包括基底和安装到基底的芯片；以及 电接触件，分别设置在通路开口中，并且将底部半导体封装件和顶部半导体封装件电连接。11.如权利要求10所述的层叠封装件，其中，底部半导体封装件的芯片包括应用处理器和片上系统中的一种，顶部半导体封装件包括动态随机存取存储器、包括控制器的NAND闪存、NOR闪存、静态随机存取存储器、铁电随机存取存储器、相变随机存取存储器和磁阻随机存取存储器中的一种。12.如权利要求10所述的层叠封装件，其中，模具具有覆盖底部半导体封装件的芯片的全部侧面并且暴露底部半导体封装件的芯片的背侧表面的暴露模塑底部填充结构。13.如权利要求10所述的层叠封装件，其中，从印刷电路板的上表面到底部半导体封装件的模具的顶表面的距离与从印刷电路板的上表面到底部半导体封装件的芯片的背侧表面的距离相同。14.一种层叠封装件，所述层叠封装件包括: 底部半导体封装件，包括 印刷电路板，具有上表面， 裸片，设置在印刷电路板的上表面上，裸片具有面对印刷电路板的上表面的有效表面， 导电凸起，设置在印刷电路板的上表面上，并且在裸片的有效表面处将印刷电路板电连接到裸片，以及 模塑层，在印刷电路板的上表面处模塑到印刷电路板，模塑层具有顶表面和通路开口，通路开口在顶表面处敞开并且在顶表面中延伸，模塑层的顶表面包括标记区域，标记区域位于层叠封装件的在裸片的外周和通路开口之间的区域中，模塑层的顶表面的标记区域展现包含关于层叠封装件的信息的至少一个第一标记； 顶部半导体封装件，堆叠在底部半导体封装件上，并且包括基底和安装到基底的芯片；以及 电接触件，分别设置在通路开口中，并且将底部半导体封装件的印刷电路板和顶部半导体封装件电连接。15.如权利要求14所述的层叠封装件，其中，底部半导体封装件包括第一芯片，第一芯片包括裸片，第一芯片具有背离印刷电路板的上表面的背侧表面，模塑层具有覆盖第一芯片的全部侧面并且暴露第一芯片的背侧表面的暴露模塑底部填充结构。16.如权利要求14所述的层叠封装件，其中，从印刷电路板的上表面到模塑层的顶表面的距离与从印刷电路板的上表面到第一芯片的背侧表面的距离相同。17.如权利要求14所述的层叠封装件，其中，电接触件在底部半导体封装件的印刷电路板和顶部半导体封装件的基底之间延伸。18.如权利要求15所述的层叠封装件，其中，所述至少一个标记雕刻在标记区域中，并且提供关于第一芯片的制造商的信息和/或识别第一芯片的型号或特性的信息。19.一种计算系统，所述计算系统包括板、安装到板的层叠封装件以及通过板连接到层叠封装件的显示器， 其中，层叠封装件包括: 底部半导体封装件，包括: 印刷电路板，具有上表面， 芯片，接合到印刷电路板，芯片具有面对印刷电路板的上表面的有效表面和背离印刷电路板的背侧表面， 模具，在印刷电路板的上表面处模塑到印刷电路板，保护芯片的侧面并暴露芯片的背侧表面，模具具有在模具中延伸的通路开口，以及 至少一个第一标记，雕刻在位于芯片的背侧表面和通路开口之间的模具的标记区域中； 顶部半导体封装件，堆叠在底部半导体封装件上，并且包括基底和安装到基底的芯片；以及 电接触件，分别设置在通路开口中，并且将底部半导体封装件和顶部半导体封装件电连接。20.如权利要求19所述的计算系统，其中，层叠封装件的底部半导体封装件的模具具有暴露底部半导体封装件的芯片的背侧表面的暴露模塑底部填充结构。21.如权利要求19所述的计算系统，其中，从印刷电路板的上表面到层叠封装件的底部半导体封装件的模具的顶表面的距离与从印刷电路板的上表面到底部半导体封装件的芯片的背侧表面的距离相同。22.如权利要求19所述的计算系统，其中，层叠封装件的所述至少一个第一标记被激光蚀刻在底部半导体封装件的模具的标记区域中，通路开口是激光钻出的开口。23.如权利要求19所述的计算系统，其中，层叠封装件的底部半导体封装件的芯片的背侧表面具有四边形的形状，并且还包括沿着与底部半导体封装件的芯片的背侧表面的对角线重合的轴位于标记区域中的识别标记。24.如权利要求23所述的封装件，其中，所述至少一个第一标记和识别标记被激光蚀刻在标记区域中，通路开口是激光钻出的开口。25.如权利要求19所述的计算系统，其中，层叠封装件的芯片包括应用处理器和片上系统中的一种，层叠封装件的顶部半导体封装件包括动态随机存取存储器、包括控制器的NAND闪存、NOR闪存、静态随机存取存储器、铁电随机存取存储器、相变随机存取存储器和磁阻随机存取存储器中的一种。
【专利摘要】提供了半导体器件封装件、层叠封装件和包括该层叠封装件的计算装置。所述半导体器件封装件包括印刷电路板(PCB)、接合到PCB的芯片、保护芯片并且暴露芯片的背侧表面的模具、在模具中延伸以暴露接合到PCB的第一接触件的通路开口以及雕刻在模具的位于芯片的背侧表面和通路开口之间的标记区域中的至少一个第一标记。模具具有覆盖芯片的侧面同时暴露芯片的背侧表面的暴露模塑底部填充(eMUF)结构。PoP封装件包括堆叠在半导体封装件上并与其电连接的顶部封装件。
【IPC分类】H01L25/065, H01L23/544
【公开号】CN105489592
【申请号】CN201510646339
【发明人】权兴奎, 李海求, 赵炳演
【申请人】三星电子株式会社
【公开日】2016年4月13日
【申请日】2015年10月8日
【公告号】US20160099205
最新回复(0)