具有双重图案化金属层结构的位格的制作方法
具有双重图案化金属层结构的位格的制作方法
【专利说明】具有双重图案化金属层结构的位格
[0001 ] 本申请是申请号为201310410115.3，申请日为2013年09月10日，发明名称为“具有双重图案化金属层结构的位格”的中国专利申请的分案申请。
技术领域
[0002]本揭示内容有关于微型化静态随机存取内存(SRAM)位格的制造。本揭示内容尤其可应用于可超越20奈米(nm)技术节点(例如，14奈米及其它技术节点)的SRAM位格。
【背景技术】
[0003]随着技术进步，以及持续缩减晶体管装置的尺寸，越来越难以维持用于制造半导体装置的设计的光刻可印性。例如，图1A中的习知SRAM位格100包含用于字线的金属接着垫(landing pad) 101、用于接地线的金属接着垫103、以及金属位线结构105以及金属2层结构107。此外，位格100包含主动区触点109、金属触点111、以及用于完成与金属层结构101、103及105关连的各种互连的通孔1结构113以及金属2层结构107。不过，位格100可能难以印在晶圆上，因为位格100中颜色相同(或图案化)的金属结构彼此太接近。如图标，例如，字线接着垫101可能太靠近接地线接着垫103，以及接着垫101、103可能太靠近位线结构105。因此，变成越来越难以进一步缩小位格100的设计。此外，如图1B所示的另一习知SRAM位格130，单一图案化金属线(例如，金属层结构131及133)占据重要的空间。不过，如果减少位格130的高度(例如，以减少占用空间)，金属层结构133之间的端边至端边间距(tip-to-tipspacing，其中端边为结构的短边)，特别是在相同的颜色空间中，会变成太靠近，这对位格130的光刻可印性有不利影响。
[0004 ]因此，亟须一种有改良光刻可印性的微型化SRAM位格及致能方法。
【发明内容】
[0005]本揭示内容的态样为一种用于实现具有双重图案化金属层结构的位格的方法。
[0006]本揭示内容的另一态样为一种用有双重图案化金属层结构的位格实现的装置。
[0007]本揭示内容的其它态样及特征会在以下说明中提出以及部份在本技艺一般技术人员审查以下内容或学习本揭示内容的实施后会明白。按照权利要求所特别提示，可实现及得到本揭示内容的优点。
[0008]根据本揭示内容，一些技术效果的达成部份可藉由一种方法，包含:经由第一图案化制程，提供字线结构、接地线结构、电源线结构或彼等的组合；以及经由第二图案化制程，提供紧邻该字线结构、该接地线结构、该电源线结构或彼等的组合的位线结构。
[0009]本揭示内容的数个态样包括:提供作为该字线结构的第一接着垫，以及作为该接地线结构的第二接着垫；以及提供具有第一端边(first tip edge)及第一侧边(firstside edge)的该第一接着垫，以及有第二端边及第二侧边的该第二接着垫，其中该第一侧边面向该第二侧边。附加态样包括:提供具有第三端边及第三侧边的该位线结构；以及提供平行于该第三侧边的该第一及该第二端边。不同的态样包括:该位线结构、该字线结构、该接地线结构及该电源线结构均为金属层结构。其它的态样包括:使用该第一及该第二图案化制程，提供该等金属层结构的双重图案化。使用双重图案化，该第一色金属与该第二色金属可紧密地隔开以减少位格面积，然而两个同色金属不能这样。
[0010]有些态样包括:提供比该第一端边、该第二端边或彼等的组合长1.4至1.8倍的该第一侧边、该第二侧边或彼等的组合。一些态样包括:提供与该第二侧边有50奈米至60奈米的距离的该第一侧边。其它态样包括:提供垂直于该第一侧边的该第一端边、垂直于该第二侧边的该第二端边或彼等的组合。其它的态样包括:经由该第二图案化制程，提供第二位线结构；以及提供该字线结构、该接地线结构、该电源线结构或彼等的组合于该位线结构与该第二位线结构之间。使用侧边至侧边结构(side-to-side structure)，该第一接着垫与该第二接着垫可紧密地隔开以减少位格面积，即使这两个接着垫的颜色图案相同。
[0011]本揭示内容的附加态样为一种装置，包含:具有第一端边及第一侧边的字线结构；具有第二端边及第二侧边的接地线结构，其中该第一侧边面向该第二侧边;电源线结构；以及紧邻该字线结构、该接地线结构及该电源线结构的位线结构。
[0012]数个态样包括:该位线结构有第三端边与第三侧边，以及该第一及该第二端边平行于该第三侧边。附加态样包括:该第一侧边、该第二侧边或彼等的组合比该第一端边、该第二端边或彼等的组合长1.4至1.8倍。一些态样包括:该第一侧边与该第二侧边有50奈米至60奈米的距离。某些态样包括:该第一端边垂直于该第一侧边，该第二端边垂直于该第二侧边、或彼等的组合。其它态样包括:该位线结构、该字线结构、该接地线结构及该电源线结构均为金属层结构。
[0013]本揭示内容的另一态样包括:经由第一图案化制程，提供有第一端边及第一侧边的字线结构;经由第一图案化制程，提供有第二端边及第二侧边的接地线结构，其中该第一侧边面向该第二侧边；以及经由第二图案化制程，提供紧邻该字线结构及该接地线结构的位线结构。
[0014]附加态样包括:提供具有第三端边及第三侧边的该位线结构；以及提供平行于该第三侧边的该第一及该第二端边。一些态样包括:提供比该第一端边、该第二端边、或彼等的组合长1.4至1.8倍的该第一侧边、该第二侧边、或彼等的组合。不同的态样包括:经由第一图案化制程，提供紧邻该位线结构的电源线结构。其它态样包括:该位线结构、该字线结构、该接地线结构及该电源线结构均为金属层结构。
[0015]熟谙此艺者由以下详细说明可明白本揭示内容的其它方面及技术效果，其中仅以预期可实现本揭示内容的最佳模式举例描述本揭示内容的具体实施例。应了解，本揭示内容能够做出其它及不同的具体实施例，以及在各种明显的态样，能够修改数个细节而不脱离本揭示内容。因此，附图及说明内容本质上应被视为图解说明用而不是用来限定。
【附图说明】
[0016]在此用附图举例说明而不是限定本揭示内容，图中类似的组件用相同的组件符号表不。
[0017]图1A及1B示意图标有单一图案化金属层结构的SRAM位格；
[0018]图2根据本揭示内容的示范具体实施例示意图标有双重图案化金属层结构的位格；
[0019]图3根据本揭示内容的示范具体实施例示意图标有双重图案化金属层结构的位格的电路图；
[0020]图4根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的η型阱区及主动区；
[0021]图5根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的多晶娃结构及多晶娃切割区；
[0022]图6根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的主动区触点、栅极触点及通孔0结构；以及
[0023]图7根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的通孔0结构及金属层结构。
[0024]符号说明
[0025]100习知 SRAM 位格
[0026]101金属接着垫
[0027]103金属接着垫
[0028]105金属位线结构
[0029]107金属2层结构
[0030]109主动区触点[0031 ] 111 金属触点
[0032]113通孔1结构
[0033]130另一习知SRAM位格
[0034]131、133金属层结构
[0035]200位格
[0036]201金属字线结构
[0037]203金属接地线结构
[0038]205金属电源线结构
[0039]207金属位线结构
[0040]300位格[0041 ] 301a,301b 传递栅极
[0042]303a、303b 位线
[0043]305字线
[0044]305a、305b 字线
[0045]307内部节点
[0046]307a、307b 内部节点
[0047]309a、309b PMOS
[0048]311a、311b NMOS
[0049]313a、313b 电源线
[0050]315接地节点[0051 ] 315a、315b 接地线
[0052] 400 位格
[0053]401η 型阱区
[0054]403η型主动区
[0055]405ρ型主动区
[0056]500位格
[0057]501多晶硅结构
[0058]503多晶硅切割区
[0059]505η型主动区
[0060]507ρ型主动区[0061 ]600位格
[0062]601主动区触点
[0063]603栅极触点
[0064]605主动区触点
[0065]607通孔0结构
[0066]700位格
[0067]701通孔0结构
[0068]703金属接地线结构
[0069]705金属字线结构
[0070]707金属电源线结构
[0071]709金属位线结构。
【具体实施方式】
[0072]为了解释，在以下的说明中，提出各种特定的细节供彻底了解示范具体实施例。不过，显然没有该等特定细节或用等价配置仍可实施示范具体实施例。在其它情况下，众所周知的结构及装置用方块图图标以免不必要地混淆示范具体实施例。此外，除非明示，在本专利说明书及权利要求中表示成分、反应状态等等的数量、比例及数值性质的所有数字应被理解为在所有情况下可用措辞“约”来修饰。
[0073]本揭示内容针对及解决在制造有单一图案化金属层结构的位格时带来的光刻难题。本揭示内容针对及解决此类问题和其它事项，例如，藉由用第一图案化制程提供位格的字线结构、接地线结构、电源线结构或彼等的组合，以及用第二图案化制程提供该位格的位线结构。
[0074]图2根据本揭示内容的示范具体实施例示意图标有双重图案化金属层结构的位格。例如，位格200包含金属字线结构201、金属接地线结构203、金属电源线结构205以及金属位线结构207(例如，各自用于连接至字 线、接地线、电源线及位线的金属接着垫)。如图标，相同的图案(或相同的颜色)用来印制金属字线结构201、金属接地线结构203以及金属电源线结构205，而不同的图案(或不同的颜色)用来印制金属位线结构207。应用于上述金属层结构的双重图案化技术(属光刻-蚀刻-光刻-蚀刻(LELE)制程)减少不同金属层结构之间的必要空间，因此，可减少用位格200实现的装置的整体尺寸，同时在制造装置期间，维持位格200的光刻可印性品质。
[0075]此外，如图标，金属字线结构201及金属接地线结构203的形状为矩形，各有两个端边与两个侧边。如本文所使用的，结构的侧边为比结构的端边长的边缘(例如，结构的侧边可比结构的端边长约1.5倍)。如图标，每个金属字线结构201的侧边面对面地面向金属接地线结构203的侧边，以及金属字线结构201及金属接地线结构203的端边面对面地面向形成为垂直线的金属位线结构207的侧边。金属字线结构201及金属接地线结构203的侧边各自可比金属字线结构201及金属接地线结构203的端边长1.4至1.8倍。
[0076]由于该双重图案化，可减少不同颜色的特定金属层结构之间的间距。例如，位格200的金属字线结构201与金属位线结构207之间的端边至侧边空间(tip-to-side space)，以及金属接地线结构203与金属位线结构207之间的端边至侧边空间明显窄于典型位格的各个相应空间。此外，由于位格200的组件的形状及配置，也可减少同色特定金属层结构之间的间距。例如，位格200的金属字线结构201与金属接地线结构203之间的侧边至侧边空间明显窄于典型位格的金属字线结构与金属接地线结构之间的端边至端边、侧边至端边或端边至侧边空间(例如，因为在加工金属层结构时，可更紧密地控制侧边至侧边空间)。金属字线结构201与金属接地线结构203的面对面侧边，例如，与对方可有50奈米至60奈米的距离，在此该金属接着垫的尺寸为约高58奈米以及约长98奈米，该位线的尺寸约为32奈米。以此方式，可进一步减少装置的尺寸同时可维持装置的光刻可印性品质。
[0077]图3根据本揭示内容的示范具体实施例示意图标有双重图案化金属层结构的位格的电路图。如图标，位格300包含传递栅极(pass-gate)301a、301b，以及数个反相器。每个传递栅极301a(301b)连接至位线303a(303b)、字线305a(305b)、以及内部节点307a(307b)。每个反相器包含PMOS 309a(309b)与NMOS 311a(311b)，以及连接至电源线313a(313b)(例如，经由它的PMOS 309a(309b))及接地线315a(315b)(例如，经由它的NMOS 311a(311b))。
[0078]图4根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的η型阱区及主动区。如图标，位格400为2x2位格数组中的一个位格。此外，如图标，位格400可由包含η型讲区401、η型主动区403及ρ型主动区405的基底层(base layer)形成。
[0079]图5根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的多晶娃结构(poly structure)及多晶娃切割区(poly-cut reg1n)。如图标，位格500(例如，2x2位格数组中的一个位格)可包含用于形成晶体管栅极的多晶硅结构501，以及用于切割多晶硅结构501的多晶硅切割区503。此外，多晶硅结构501可形成于η型主动区505及Ρ型主动区507上。
[0080]图6根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的主动区触点、栅极触点及通孔0结构。如图标，位格600 (例如，2x2位格数组中的一个位格)可包含用于局部互连的主动区触点与栅极触点。例如，主动区触点601可用来连接至图5的η型主动区505及ρ型主动区507，以及用来连接至图3的内部节点307(例如，内部节点307b)。栅极触点603可用来连接至图3的字线305(例如，字线305a)。主动区触点605可用来连接至图3的接地节点315 (例如，接地节点315a)。此外，位格600可包含用以连接至金属层结构(例如，图7的金属层结构)的通孔0结构607。
[0081]图7根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的通孔0结构及金属层结构。位格700(例如，2x2位格数组中的一个位格)可包含用以使金属层结构连接至主动区触点(例如，金属接地线结构703中的一个连接至图6的主动区触点605)的通孔0结构701。位格700的金属层结构可包含金属接地线结构703、金属字线结构705、金属电源线结构707以及金属位线结构709，以及可用来使下层连接至上层(为求便于图解说明而未图标)。例如，金属接地线结构703可用来连接至上层以提供接地电位给位格700的各种下层。
[0082]如上述，金属接地线结构703、金属字线结构705、以及金属电源线结构707可为第一色(或第一图案)，以及金属位线结构709可为第二色(或第二图案)。由于该双重图案化，可有效减少在某些金属层结构(例如，颜色不同的金属层结构)之间的空间而对光刻可印性没有负面影响。此外，如上述，该等金属层结构可形塑及配置成可进一步减少在同色(或相同图案)金属层结构之间的空间。例如，位格700的金属接地线结构703与金属字线结构705之间的侧边至侧边空间明显窄于典型位格的金属字线结构与金属接地线结构之间的端边至端边、侧边至端边或端边至侧边空间(例如，因为在加工金属层结构时，可更紧密地控制侧边至侧边空间)。
[0083]本揭示内容的具体实施例可达成数种技术效果，包括减少位格大小、改善与装置制造关连的光刻可印性、等等。本揭示内容的具体实施例可用于各种工业应用，例如，微处理器、智能型手机、行动电话、手机、机上盒、DVD烧录机及播放机、汽车导航、打印机及接口设备，网络及电信设备，游戏系统及数字照相机。因此，本揭示内容在产业上可用于各种高度整合的半导体组件，特别是超越20奈米的技术节点。
[0084]在以上说明中，本揭示内容用数个示范具体实施例来描述。不过，显然仍可做出各种修饰及改变而不脱离本揭示内容更宽广的精神及范畴，如权利要求所述。因此，本专利说明书及附图应被视为图解说明用而非限定。应了解，本揭示内容能够使用各种其它组合及具体实施例以及在如本文所述的本发明概念范畴内能够做出任何改变或修改。
【主权项】
1.一种存储器装置，包含: 具有第一端边及第一侧边的至少一个字线结构； 具有第二端边及第二侧边的至少一个接地线结构； 至少一个电源线结构；以及 紧邻该至少一个字线结构、该至少一个接地线结构及该至少一个电源线结构的至少一个位线结构； 该至少一个字线结构、该至少一个接地线结构、该至少一个电源线结构及该至少一个位线结构一并提供至少一个双重图案化金属层结构，其中，该至少一个双重图案化金属层结构连接于主动区及栅极触点； 其中，该第一侧边面向该第二侧边； 其中，该第一端边垂直于该第一侧边且该第二端边垂直于该第二侧边；以及其中，该至少一个位线结构具有第三端边与第三侧边，以及该第一及该第二端边平行于该第三侧边。2.根据权利要求1所述的装置，其中，该第一侧边、该第二侧边、或彼等的组合比该第一端边、该第二端边或彼等的组合长1.4至1.8倍。3.根据权利要求1所述的装置，其中，该第一侧边与该第二侧边有50奈米至60奈米的距离。4.根据权利要求1所述的装置，其中，该至少一个位线结构、该至少一个字线结构、该至少一个接地线结构及该至少一个电源线结构均为金属层结构。5.根据权利要求4所述的装置，其中，该至少一个金属字线结构、该至少一个金属接地线结构及该至少一个金属电源线结构由第一图案所形成。6.根据权利要求5所述的装置，其中，该至少一个金属位线结构由不同于该第一图案的第二图案所形成。7.一种静态随机存取内存位格，包含: 具有第一端边及第一侧边的至少一个字线结构； 具有第二端边及第二侧边的至少一个接地线结构； 至少一个电源线结构；以及 紧邻该至少一个字线结构、该至少一个接地线结构及该至少一个电源线结构的至少一个位线结构，该至少一个字线结构、该至少一个接地线结构、该至少一个电源线结构及该至少一个位线结构一并提供至少一个双重图案化金属层结构，其中，该至少一个双重图案化金属层结构连接于主动区及栅极触点， 其中，该第一侧边面向该第二侧边，该第一端边垂直于该第一侧边且该第二端边垂直于该第二侧边， 以及其中，该至少一个位线结构具有第三端边与第三侧边，以及该第一及该第二端边平行于该第三侧边。8.根据权利要求7所述的静态随机存取内存位格，其中，该第一侧边、该第二侧边、或彼等的组合比该第一端边、该第二端边或彼等的组合长1.4至1.8倍。9.根据权利要求7所述的静态随机存取内存位格，其中，该第一侧边与该第二侧边有50奈米至60奈米的距离。10.根据权利要求7所述的静态随机存取内存位格，其中，该至少一个位线结构、该至少一个字线结构、该至少一个接地线结构及该至少一个电源线结构均为金属层结构。11.根据权利要求10所述的静态随机存取内存位格，其中，该至少一个金属字线结构、该至少一个金属接地线结构及该至少一个金属电源线结构由第一图案所形成。12.根据权利要求11所述的静态随机存取内存位格，其中，该至少一个金属位线结构由不同于该第一图案的第二图案所形成。
【专利摘要】本发明涉及具有双重图案化金属层结构的位格，揭示一种用于提供具有双重图案化金属层结构的SRAM位格的方法。具体实施例包括：经由第一图案化制程，提供字线结构、接地线结构、电源线结构或彼等的组合；以及经由第二图案化制程，提供紧邻该字线结构、该接地线结构、该电源线结构或彼等的组合的位线结构。具体实施例包括：提供作为该字线结构的第一接着垫，以及作为该接地线结构的第二接着垫；以及提供有第一端边及第一侧边的该第一接着垫，以及有第二端边及第二侧边的该第二接着垫，其中该第一侧边面向该第二侧边。
【IPC分类】H01L27/11, H01L27/02
【公开号】CN105489604
【申请号】CN201610037524
【发明人】J·金, M·拉希德
【申请人】格罗方德半导体公司
【公开日】2016年4月13日
【申请日】2013年9月10日
【公告号】CN103681471A, US8823178, US9105643, US20140077380, US20140332967
【专利说明】具有双重图案化金属层结构的位格
[0001 ] 本申请是申请号为201310410115.3，申请日为2013年09月10日，发明名称为“具有双重图案化金属层结构的位格”的中国专利申请的分案申请。
技术领域
[0002]本揭示内容有关于微型化静态随机存取内存(SRAM)位格的制造。本揭示内容尤其可应用于可超越20奈米(nm)技术节点(例如，14奈米及其它技术节点)的SRAM位格。
【背景技术】
[0003]随着技术进步，以及持续缩减晶体管装置的尺寸，越来越难以维持用于制造半导体装置的设计的光刻可印性。例如，图1A中的习知SRAM位格100包含用于字线的金属接着垫(landing pad) 101、用于接地线的金属接着垫103、以及金属位线结构105以及金属2层结构107。此外，位格100包含主动区触点109、金属触点111、以及用于完成与金属层结构101、103及105关连的各种互连的通孔1结构113以及金属2层结构107。不过，位格100可能难以印在晶圆上，因为位格100中颜色相同(或图案化)的金属结构彼此太接近。如图标，例如，字线接着垫101可能太靠近接地线接着垫103，以及接着垫101、103可能太靠近位线结构105。因此，变成越来越难以进一步缩小位格100的设计。此外，如图1B所示的另一习知SRAM位格130，单一图案化金属线(例如，金属层结构131及133)占据重要的空间。不过，如果减少位格130的高度(例如，以减少占用空间)，金属层结构133之间的端边至端边间距(tip-to-tipspacing，其中端边为结构的短边)，特别是在相同的颜色空间中，会变成太靠近，这对位格130的光刻可印性有不利影响。
[0004 ]因此，亟须一种有改良光刻可印性的微型化SRAM位格及致能方法。
【发明内容】
[0005]本揭示内容的态样为一种用于实现具有双重图案化金属层结构的位格的方法。
[0006]本揭示内容的另一态样为一种用有双重图案化金属层结构的位格实现的装置。
[0007]本揭示内容的其它态样及特征会在以下说明中提出以及部份在本技艺一般技术人员审查以下内容或学习本揭示内容的实施后会明白。按照权利要求所特别提示，可实现及得到本揭示内容的优点。
[0008]根据本揭示内容，一些技术效果的达成部份可藉由一种方法，包含:经由第一图案化制程，提供字线结构、接地线结构、电源线结构或彼等的组合；以及经由第二图案化制程，提供紧邻该字线结构、该接地线结构、该电源线结构或彼等的组合的位线结构。
[0009]本揭示内容的数个态样包括:提供作为该字线结构的第一接着垫，以及作为该接地线结构的第二接着垫；以及提供具有第一端边(first tip edge)及第一侧边(firstside edge)的该第一接着垫，以及有第二端边及第二侧边的该第二接着垫，其中该第一侧边面向该第二侧边。附加态样包括:提供具有第三端边及第三侧边的该位线结构；以及提供平行于该第三侧边的该第一及该第二端边。不同的态样包括:该位线结构、该字线结构、该接地线结构及该电源线结构均为金属层结构。其它的态样包括:使用该第一及该第二图案化制程，提供该等金属层结构的双重图案化。使用双重图案化，该第一色金属与该第二色金属可紧密地隔开以减少位格面积，然而两个同色金属不能这样。
[0010]有些态样包括:提供比该第一端边、该第二端边或彼等的组合长1.4至1.8倍的该第一侧边、该第二侧边或彼等的组合。一些态样包括:提供与该第二侧边有50奈米至60奈米的距离的该第一侧边。其它态样包括:提供垂直于该第一侧边的该第一端边、垂直于该第二侧边的该第二端边或彼等的组合。其它的态样包括:经由该第二图案化制程，提供第二位线结构；以及提供该字线结构、该接地线结构、该电源线结构或彼等的组合于该位线结构与该第二位线结构之间。使用侧边至侧边结构(side-to-side structure)，该第一接着垫与该第二接着垫可紧密地隔开以减少位格面积，即使这两个接着垫的颜色图案相同。
[0011]本揭示内容的附加态样为一种装置，包含:具有第一端边及第一侧边的字线结构；具有第二端边及第二侧边的接地线结构，其中该第一侧边面向该第二侧边;电源线结构；以及紧邻该字线结构、该接地线结构及该电源线结构的位线结构。
[0012]数个态样包括:该位线结构有第三端边与第三侧边，以及该第一及该第二端边平行于该第三侧边。附加态样包括:该第一侧边、该第二侧边或彼等的组合比该第一端边、该第二端边或彼等的组合长1.4至1.8倍。一些态样包括:该第一侧边与该第二侧边有50奈米至60奈米的距离。某些态样包括:该第一端边垂直于该第一侧边，该第二端边垂直于该第二侧边、或彼等的组合。其它态样包括:该位线结构、该字线结构、该接地线结构及该电源线结构均为金属层结构。
[0013]本揭示内容的另一态样包括:经由第一图案化制程，提供有第一端边及第一侧边的字线结构;经由第一图案化制程，提供有第二端边及第二侧边的接地线结构，其中该第一侧边面向该第二侧边；以及经由第二图案化制程，提供紧邻该字线结构及该接地线结构的位线结构。
[0014]附加态样包括:提供具有第三端边及第三侧边的该位线结构；以及提供平行于该第三侧边的该第一及该第二端边。一些态样包括:提供比该第一端边、该第二端边、或彼等的组合长1.4至1.8倍的该第一侧边、该第二侧边、或彼等的组合。不同的态样包括:经由第一图案化制程，提供紧邻该位线结构的电源线结构。其它态样包括:该位线结构、该字线结构、该接地线结构及该电源线结构均为金属层结构。
[0015]熟谙此艺者由以下详细说明可明白本揭示内容的其它方面及技术效果，其中仅以预期可实现本揭示内容的最佳模式举例描述本揭示内容的具体实施例。应了解，本揭示内容能够做出其它及不同的具体实施例，以及在各种明显的态样，能够修改数个细节而不脱离本揭示内容。因此，附图及说明内容本质上应被视为图解说明用而不是用来限定。
【附图说明】
[0016]在此用附图举例说明而不是限定本揭示内容，图中类似的组件用相同的组件符号表不。
[0017]图1A及1B示意图标有单一图案化金属层结构的SRAM位格；
[0018]图2根据本揭示内容的示范具体实施例示意图标有双重图案化金属层结构的位格；
[0019]图3根据本揭示内容的示范具体实施例示意图标有双重图案化金属层结构的位格的电路图；
[0020]图4根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的η型阱区及主动区；
[0021]图5根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的多晶娃结构及多晶娃切割区；
[0022]图6根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的主动区触点、栅极触点及通孔0结构；以及
[0023]图7根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的通孔0结构及金属层结构。
[0024]符号说明
[0025]100习知 SRAM 位格
[0026]101金属接着垫
[0027]103金属接着垫
[0028]105金属位线结构
[0029]107金属2层结构
[0030]109主动区触点[0031 ] 111 金属触点
[0032]113通孔1结构
[0033]130另一习知SRAM位格
[0034]131、133金属层结构
[0035]200位格
[0036]201金属字线结构
[0037]203金属接地线结构
[0038]205金属电源线结构
[0039]207金属位线结构
[0040]300位格[0041 ] 301a,301b 传递栅极
[0042]303a、303b 位线
[0043]305字线
[0044]305a、305b 字线
[0045]307内部节点
[0046]307a、307b 内部节点
[0047]309a、309b PMOS
[0048]311a、311b NMOS
[0049]313a、313b 电源线
[0050]315接地节点[0051 ] 315a、315b 接地线
[0052] 400 位格
[0053]401η 型阱区
[0054]403η型主动区
[0055]405ρ型主动区
[0056]500位格
[0057]501多晶硅结构
[0058]503多晶硅切割区
[0059]505η型主动区
[0060]507ρ型主动区[0061 ]600位格
[0062]601主动区触点
[0063]603栅极触点
[0064]605主动区触点
[0065]607通孔0结构
[0066]700位格
[0067]701通孔0结构
[0068]703金属接地线结构
[0069]705金属字线结构
[0070]707金属电源线结构
[0071]709金属位线结构。
【具体实施方式】
[0072]为了解释，在以下的说明中，提出各种特定的细节供彻底了解示范具体实施例。不过，显然没有该等特定细节或用等价配置仍可实施示范具体实施例。在其它情况下，众所周知的结构及装置用方块图图标以免不必要地混淆示范具体实施例。此外，除非明示，在本专利说明书及权利要求中表示成分、反应状态等等的数量、比例及数值性质的所有数字应被理解为在所有情况下可用措辞“约”来修饰。
[0073]本揭示内容针对及解决在制造有单一图案化金属层结构的位格时带来的光刻难题。本揭示内容针对及解决此类问题和其它事项，例如，藉由用第一图案化制程提供位格的字线结构、接地线结构、电源线结构或彼等的组合，以及用第二图案化制程提供该位格的位线结构。
[0074]图2根据本揭示内容的示范具体实施例示意图标有双重图案化金属层结构的位格。例如，位格200包含金属字线结构201、金属接地线结构203、金属电源线结构205以及金属位线结构207(例如，各自用于连接至字 线、接地线、电源线及位线的金属接着垫)。如图标，相同的图案(或相同的颜色)用来印制金属字线结构201、金属接地线结构203以及金属电源线结构205，而不同的图案(或不同的颜色)用来印制金属位线结构207。应用于上述金属层结构的双重图案化技术(属光刻-蚀刻-光刻-蚀刻(LELE)制程)减少不同金属层结构之间的必要空间，因此，可减少用位格200实现的装置的整体尺寸，同时在制造装置期间，维持位格200的光刻可印性品质。
[0075]此外，如图标，金属字线结构201及金属接地线结构203的形状为矩形，各有两个端边与两个侧边。如本文所使用的，结构的侧边为比结构的端边长的边缘(例如，结构的侧边可比结构的端边长约1.5倍)。如图标，每个金属字线结构201的侧边面对面地面向金属接地线结构203的侧边，以及金属字线结构201及金属接地线结构203的端边面对面地面向形成为垂直线的金属位线结构207的侧边。金属字线结构201及金属接地线结构203的侧边各自可比金属字线结构201及金属接地线结构203的端边长1.4至1.8倍。
[0076]由于该双重图案化，可减少不同颜色的特定金属层结构之间的间距。例如，位格200的金属字线结构201与金属位线结构207之间的端边至侧边空间(tip-to-side space)，以及金属接地线结构203与金属位线结构207之间的端边至侧边空间明显窄于典型位格的各个相应空间。此外，由于位格200的组件的形状及配置，也可减少同色特定金属层结构之间的间距。例如，位格200的金属字线结构201与金属接地线结构203之间的侧边至侧边空间明显窄于典型位格的金属字线结构与金属接地线结构之间的端边至端边、侧边至端边或端边至侧边空间(例如，因为在加工金属层结构时，可更紧密地控制侧边至侧边空间)。金属字线结构201与金属接地线结构203的面对面侧边，例如，与对方可有50奈米至60奈米的距离，在此该金属接着垫的尺寸为约高58奈米以及约长98奈米，该位线的尺寸约为32奈米。以此方式，可进一步减少装置的尺寸同时可维持装置的光刻可印性品质。
[0077]图3根据本揭示内容的示范具体实施例示意图标有双重图案化金属层结构的位格的电路图。如图标，位格300包含传递栅极(pass-gate)301a、301b，以及数个反相器。每个传递栅极301a(301b)连接至位线303a(303b)、字线305a(305b)、以及内部节点307a(307b)。每个反相器包含PMOS 309a(309b)与NMOS 311a(311b)，以及连接至电源线313a(313b)(例如，经由它的PMOS 309a(309b))及接地线315a(315b)(例如，经由它的NMOS 311a(311b))。
[0078]图4根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的η型阱区及主动区。如图标，位格400为2x2位格数组中的一个位格。此外，如图标，位格400可由包含η型讲区401、η型主动区403及ρ型主动区405的基底层(base layer)形成。
[0079]图5根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的多晶娃结构(poly structure)及多晶娃切割区(poly-cut reg1n)。如图标，位格500(例如，2x2位格数组中的一个位格)可包含用于形成晶体管栅极的多晶硅结构501，以及用于切割多晶硅结构501的多晶硅切割区503。此外，多晶硅结构501可形成于η型主动区505及Ρ型主动区507上。
[0080]图6根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的主动区触点、栅极触点及通孔0结构。如图标，位格600 (例如，2x2位格数组中的一个位格)可包含用于局部互连的主动区触点与栅极触点。例如，主动区触点601可用来连接至图5的η型主动区505及ρ型主动区507，以及用来连接至图3的内部节点307(例如，内部节点307b)。栅极触点603可用来连接至图3的字线305(例如，字线305a)。主动区触点605可用来连接至图3的接地节点315 (例如，接地节点315a)。此外，位格600可包含用以连接至金属层结构(例如，图7的金属层结构)的通孔0结构607。
[0081]图7根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的通孔0结构及金属层结构。位格700(例如，2x2位格数组中的一个位格)可包含用以使金属层结构连接至主动区触点(例如，金属接地线结构703中的一个连接至图6的主动区触点605)的通孔0结构701。位格700的金属层结构可包含金属接地线结构703、金属字线结构705、金属电源线结构707以及金属位线结构709，以及可用来使下层连接至上层(为求便于图解说明而未图标)。例如，金属接地线结构703可用来连接至上层以提供接地电位给位格700的各种下层。
[0082]如上述，金属接地线结构703、金属字线结构705、以及金属电源线结构707可为第一色(或第一图案)，以及金属位线结构709可为第二色(或第二图案)。由于该双重图案化，可有效减少在某些金属层结构(例如，颜色不同的金属层结构)之间的空间而对光刻可印性没有负面影响。此外，如上述，该等金属层结构可形塑及配置成可进一步减少在同色(或相同图案)金属层结构之间的空间。例如，位格700的金属接地线结构703与金属字线结构705之间的侧边至侧边空间明显窄于典型位格的金属字线结构与金属接地线结构之间的端边至端边、侧边至端边或端边至侧边空间(例如，因为在加工金属层结构时，可更紧密地控制侧边至侧边空间)。
[0083]本揭示内容的具体实施例可达成数种技术效果，包括减少位格大小、改善与装置制造关连的光刻可印性、等等。本揭示内容的具体实施例可用于各种工业应用，例如，微处理器、智能型手机、行动电话、手机、机上盒、DVD烧录机及播放机、汽车导航、打印机及接口设备，网络及电信设备，游戏系统及数字照相机。因此，本揭示内容在产业上可用于各种高度整合的半导体组件，特别是超越20奈米的技术节点。
[0084]在以上说明中，本揭示内容用数个示范具体实施例来描述。不过，显然仍可做出各种修饰及改变而不脱离本揭示内容更宽广的精神及范畴，如权利要求所述。因此，本专利说明书及附图应被视为图解说明用而非限定。应了解，本揭示内容能够使用各种其它组合及具体实施例以及在如本文所述的本发明概念范畴内能够做出任何改变或修改。
【主权项】
1.一种存储器装置，包含: 具有第一端边及第一侧边的至少一个字线结构； 具有第二端边及第二侧边的至少一个接地线结构； 至少一个电源线结构；以及 紧邻该至少一个字线结构、该至少一个接地线结构及该至少一个电源线结构的至少一个位线结构； 该至少一个字线结构、该至少一个接地线结构、该至少一个电源线结构及该至少一个位线结构一并提供至少一个双重图案化金属层结构，其中，该至少一个双重图案化金属层结构连接于主动区及栅极触点； 其中，该第一侧边面向该第二侧边； 其中，该第一端边垂直于该第一侧边且该第二端边垂直于该第二侧边；以及其中，该至少一个位线结构具有第三端边与第三侧边，以及该第一及该第二端边平行于该第三侧边。2.根据权利要求1所述的装置，其中，该第一侧边、该第二侧边、或彼等的组合比该第一端边、该第二端边或彼等的组合长1.4至1.8倍。3.根据权利要求1所述的装置，其中，该第一侧边与该第二侧边有50奈米至60奈米的距离。4.根据权利要求1所述的装置，其中，该至少一个位线结构、该至少一个字线结构、该至少一个接地线结构及该至少一个电源线结构均为金属层结构。5.根据权利要求4所述的装置，其中，该至少一个金属字线结构、该至少一个金属接地线结构及该至少一个金属电源线结构由第一图案所形成。6.根据权利要求5所述的装置，其中，该至少一个金属位线结构由不同于该第一图案的第二图案所形成。7.一种静态随机存取内存位格，包含: 具有第一端边及第一侧边的至少一个字线结构； 具有第二端边及第二侧边的至少一个接地线结构； 至少一个电源线结构；以及 紧邻该至少一个字线结构、该至少一个接地线结构及该至少一个电源线结构的至少一个位线结构，该至少一个字线结构、该至少一个接地线结构、该至少一个电源线结构及该至少一个位线结构一并提供至少一个双重图案化金属层结构，其中，该至少一个双重图案化金属层结构连接于主动区及栅极触点， 其中，该第一侧边面向该第二侧边，该第一端边垂直于该第一侧边且该第二端边垂直于该第二侧边， 以及其中，该至少一个位线结构具有第三端边与第三侧边，以及该第一及该第二端边平行于该第三侧边。8.根据权利要求7所述的静态随机存取内存位格，其中，该第一侧边、该第二侧边、或彼等的组合比该第一端边、该第二端边或彼等的组合长1.4至1.8倍。9.根据权利要求7所述的静态随机存取内存位格，其中，该第一侧边与该第二侧边有50奈米至60奈米的距离。10.根据权利要求7所述的静态随机存取内存位格，其中，该至少一个位线结构、该至少一个字线结构、该至少一个接地线结构及该至少一个电源线结构均为金属层结构。11.根据权利要求10所述的静态随机存取内存位格，其中，该至少一个金属字线结构、该至少一个金属接地线结构及该至少一个金属电源线结构由第一图案所形成。12.根据权利要求11所述的静态随机存取内存位格，其中，该至少一个金属位线结构由不同于该第一图案的第二图案所形成。
【专利摘要】本发明涉及具有双重图案化金属层结构的位格，揭示一种用于提供具有双重图案化金属层结构的SRAM位格的方法。具体实施例包括：经由第一图案化制程，提供字线结构、接地线结构、电源线结构或彼等的组合；以及经由第二图案化制程，提供紧邻该字线结构、该接地线结构、该电源线结构或彼等的组合的位线结构。具体实施例包括：提供作为该字线结构的第一接着垫，以及作为该接地线结构的第二接着垫；以及提供有第一端边及第一侧边的该第一接着垫，以及有第二端边及第二侧边的该第二接着垫，其中该第一侧边面向该第二侧边。
【IPC分类】H01L27/11, H01L27/02
【公开号】CN105489604
【申请号】CN201610037524
【发明人】J·金, M·拉希德
【申请人】格罗方德半导体公司
【公开日】2016年4月13日
【申请日】2013年9月10日
【公告号】CN103681471A, US8823178, US9105643, US20140077380, US20140332967
最新回复(0)